原理图检查的四类常见问题 原理图画完之后，检查与排错是保证设计正确性的关键一环。本教程基于 nn0841 工程…
138 011
搜索
技术文档
各类硬件、编程相关参考资料，包含 PCB 设计、硬件开发、C/C++、Java 相关图纸、开发手册与实操案例，方便学员查阅学习。
订阅0
取消订阅
PCB设计避坑指南：从设置自动保存开始，拒绝当“大冤种” PCB设计人员常会遇到文件丢失的突发情况，例如熬夜绘…
画原理图不一定要自己画器件。OrCAD自带的OLB库分了类，Amplifier是运放、Discrete是阻容，…
画原理图找不到元件库？Cadence Capture自带182个OLB库，安装目录下tools/capture…
两个管脚差1mil对不齐，鼠标拖不准。SHIFT+方向键一次动1mil，精确对齐别再拖了。
资源类型:
获取方式 :
原理图检查的四类常见问题 原理图画完之后，检查与排错是保证设计正确性的关键一环。本教程基于 nn0841 工程…
138 011
PCB设计避坑指南：从设置自动保存开始，拒绝当“大冤种” PCB设计人员常会遇到文件丢失的突发情况，例如熬夜绘…
画原理图不一定要自己画器件。OrCAD自带的OLB库分了类，Amplifier是运放、Discrete是阻容，…
画原理图找不到元件库？Cadence Capture自带182个OLB库，安装目录下tools/capture…
两个管脚差1mil对不齐，鼠标拖不准。SHIFT+方向键一次动1mil，精确对齐别再拖了。
封装对接要管脚总数，一个一个数太累。DSN右键Edit Object Properties，Pins页签直接看…
板框画好要圈可布线区和可放器件区。Edit→Z-Copy内缩板框，分别做Route Keepin和Packag…
模数混合电路纯SPICE或纯Verilog都搞不定。Virtuoso里建digital cell写Verilo…
电源线要粗、差分要等长、普通线按最小线宽。Constraint Manager建规则分组，一次配好布线自动执行…
原理图点器件PCB里找不到人？开启Intertool Communication，OrCAD和Allegro两…
走了回头线想剪断，一根一根删能删到崩溃。Drafting→Delete by Rectangle框选断线，一次…
跟硬件对接要板层结构图，总不能自己拿Visio画。Setup→Cross section配好叠层，Manufa…
复制粘贴几个模块后位号全变成R?、C?，手动改能改到崩溃。View→Annotate两步搞定，先重置再增量编号…
17.2以后焊盘不叫Pad Designer了，换成Padstack Editor。SMD怎么设阻焊和钢网，通…
Allegro PCB里怎么反向高亮OrCAD原理图中的对应器件？用Display → Highlight命令…
Allegro 17.2输出Gerber文件的完整操作流程：先设ads_sdart输出路径，再配NC Para…
智行者IC社区实测 easyeda-agent 操作嘉立创 EDA 专业版：从数据手册核对、4 页原理图到 4…
把Allegro从新建工程、库路径、Keepin、网表导入、约束设置、覆铜到钻孔和Gerber输出完整走了一遍…
Layout 完成要加公司/产品 Logo。BMP 转 plt 最简单但粗，转 DXF 矢量更精细。
第 1 页
广告
热门推荐
热门课程
