Allegro - 智行者IC社区

搜索

智行者IC社区

6/24

钻孔文件匹配实操：孔符报错别慌，三步轻松搞定

实测 Allegro 17.4 版本，曾踩过钻孔文件和符号表不匹配这个大坑。

2.1K 000

智行者IC社区

6/7

等长误差控制实战同组线长差10mil怎么修

有我亲自测试的Allegro 22.1版本，体验过一组DDR4数据线等长误差控制在即便想尽办法也难以调整到±2…

866 000

智行者IC社区

6/5

Cadence快捷键太难记？本人实测Allegro，踩过卡死报错的坑，新手跟着做就行

已测试Cadence Allegro百分之十七点四版本，曾遭遇因快捷键冲突导致软件卡死、设置变为无效的情况。只…

2.7K 000

智行者IC社区

5/14

网表导入实操指南详讲Allegro17.4完整导入避坑方法

实测Allegro 17.4版本的我，曾踩过管脚位号不匹配致直接崩溃的大坑。做PCB设计半年的新手

3K 000

智行者IC社区

5/6

低频信号按需布线实战：3步避开衰减与串扰坑

据我实际测量Cadence Allegro 22.1，曾经历过因低频信号线随意进行走线从而使得后端采样出现跳动…

1.8K 000

智行者IC社区

4/29

Cadence Allegro 17.4 新手实操避坑指南

实际由我测试Cadence 17.4（包含Hotfix 040），遭遇了原理图符号引脚编号跟PCB封装焊盘号不…

2.6K 300

智行者IC社区

4/20

Allegro实测三步避坑铺铜不连DRC报错一招解决

我实测 Allegro 17.4 版本，踩过铺铜后网络死活连不上的坑，踩过DRC报错满屏飘红的坑，新手跟着步骤…

3.1K 300

智行者IC社区

4/16

高速电路布线实测：3步避开等长与回流地坑

在下测试Cadence Allegro 17.4呢，遭遇过DDR3数据线等长绕线之后出现时序违规这样的情况。

2.1K 300

智行者IC社区

4/3

Cadence功能实操：3步避开PCB布线高频坑

实测Cadence 17.4版本的我，曾踩过在动态铜皮更新后出现短路情况，以及规则管理器误报这两个大坑。

2K 300