高速板布完线，残留的 Dangling line、Dangling via、孤岛铜皮是 EMI 和信号完整性的…
搜索
整理Allegro DRC检查入口与错误代码对照表：对象码L/P/V/K、前置码W/D/M、后置码S/N/W，…
Virtuoso屏蔽悬空脚warning：正规加noConn叉号标记故意不接的脚，临时可按G弹出对话框选ign…
OrCAD原理图DRC先选中.dsn再Tools→Design Rules Check，ERC矩阵别乱改，Up…
Altium新手错误：改完原理图Design>Update PCB Document同步；封装按datashe…
在Cadence Virtuoso里集成Calibre，.cdsinit加三行：加skillPath、load…
OrCAD Capture快捷键表、DRC流程、ORCAP-1589/36002/36026三个高频报错的解决…
Allegro DRC检查不止Update DRC一个按钮，状态面板、Quick Reports、敷铜检查、叠…