Allegro清理残留线头:Dangling线/孔/孤岛铜皮一键排查

发布于 更新于
15
详情介绍
智行者IC社区持续更新技术干货、实操教程、案例分享与常见问题解答,为学习者提供实用的学习参考资料。

高速板布完线,残留的 Dangling line、Dangling via、孤岛铜皮是 EMI 和信号完整性的隐形坑。靠肉眼查漏一堆,用脚本扫最稳。 先搞清两个概念: · Dangling line:至少有一端没连上的线段,多半是改线删线留下的残段。 · Dangling via:引出线少于两条的过孔(测试点除外),说白了就是个孤儿孔。 一、调用命令 菜单 FanySkill→布线→删除Dangling,或 Command 框敲 FYDD。

Allegro清理残留线头:Dangling线/孔/孤岛铜皮一键排查图1

二、看结果 命令一执行就自动扫,有问题会弹窗列出来;如果板上干干净净,Command 框会提示 No dangling,island line/vias/shape problems。

Allegro清理残留线头:Dangling线/孔/孤岛铜皮一键排查图2

三、逐条确认再删 弹窗里会把残线、孤孔、孤铜分开列,别一股脑全删——有些是故意留的测试点或工艺预留。看一眼确认无意义的再清。 一句话:布完线、铺完铜,必跑一次 FYDD,把孤儿全揪出来。

常见问题(FAQ)

删除Dangling会把测试点也删掉吗?
测试点默认被排除统计;但手动确认时仍建议核对,避免误删故意留的测试点。
清完孤铜后丝印或走线变绿报错?
孤铜删除可能改变了铜皮填充边界,重新执行 Shape→Global Dynamic Params 并 Refresh 铜皮即可。
0 / 600
0 讨论
热门最新
总结
暂无总结
嗨,下午好!
学硬件设计・来智行者 IC 社区
相关文章