### [Allegro清理残留线头：Dangling线/孔/孤岛铜皮一键排查](https://www.zxzic.com/article/9203.html)

**Published:** 2026-10-20T03:00:00

**Author:** 智行者IC社区

**Excerpt:** 高速板布完线，残留的 Dangling line、Dangling via、孤岛铜皮是 EMI 和信号完整性的…

高速板布完线，残留的 Dangling line、Dangling via、孤岛铜皮是 EMI 和信号完整性的隐形坑。靠肉眼查漏一堆，用脚本扫最稳。 先搞清两个概念： · Dangling line：至少有一端没连上的线段，多半是改线删线留下的残段。 · Dangling via：引出线少于两条的过孔（测试点除外），说白了就是个孤儿孔。 一、调用命令 菜单 FanySkill→布线→删除Dangling，或 Command 框敲 FYDD。

![Allegro清理残留线头：Dangling线/孔/孤岛铜皮一键排查图1](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/23/202609231790123413_processed.webp)

二、看结果 命令一执行就自动扫，有问题会弹窗列出来；如果板上干干净净，Command 框会提示 No dangling,island line/vias/shape problems。

![Allegro清理残留线头：Dangling线/孔/孤岛铜皮一键排查图2](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/23/202609231790123420_processed.webp)

三、逐条确认再删 弹窗里会把残线、孤孔、孤铜分开列，别一股脑全删——有些是故意留的测试点或工艺预留。看一眼确认无意义的再清。 一句话：布完线、铺完铜，必跑一次 FYDD，把孤儿全揪出来。

**Tags:** Allegro, Cadence, DRC, EDA工具, FanySkill, PCB设计

**Categories:** Allegro使用

---