高速信号Stub太难看?Allegro 17.2背钻设置照着抄就行

发布于 更新于
11
详情介绍
智行者IC社区持续更新技术干货、实操教程、案例分享与常见问题解答,为学习者提供实用的学习参考资料。

高速信号走通孔,背面那截Stub就是个小反射源。速率上来之后这截残桩留着会出问题,所以得背钻(Back Drill)把它钻掉。17.2这块比16.6顺,规则都塞在Constraint Manager里。

原理一句话

通孔先正常金属化电镀,再从板表面反向钻,钻到指定层就停,把该层以下的多余镀层清掉,孔金属化在钻入点截止。本质就是控制Stub长度。

动手前两件事

  • Manufacture→NC→Drill Customization里先确认钻孔对(Drill Pair)配好了,背钻必须挂在已有钻孔对上。
  • Cross-Section层叠先设对,背钻得知道从哪层起钻、钻到哪层停。

建规则

Setup→Constraints→Constraint Manager,左边Physical→Physical Constraint Set→Back Drill,右键Create→Back Drill Definition,起个名比如BackDrill_Rule1。

选中规则,底下Constraint区填关键参数:

高速信号Stub太难看?Allegro 17.2背钻设置照着抄就行图1

  • Drill Layer:起钻层,比如从Top钻。
  • Reference Layer:终止层,钻到某层为止不钻穿,这个直接决定Stub剩多长。
  • Back Drill Tolerance:留余量,一般+5mil,防钻头磨损和板材偏差没钻干净。
  • Back Drill Diameter:必须比原始通孔直径大,原孔0.2mm就设0.3~0.4mm,具体得问板厂。

分配网络+生成

切到Net标签页,找到要背钻的网络(PCIE_TX_P、高速时钟、差分对这些),在Referenced Back Drill Definition列选刚才那条规则。回主界面Manufacture→NC→Back Drill,点Generate,系统会生成带BD前缀之类特殊标记的新钻孔符号。

验证

  • View→3D Models开3D视图,看该层以下过孔是不是变空心、被背钻了。
  • 出Drill Legend核对背钻符号和尺寸。
  • Tools→Database Check跑一遍,别冒出物理间距错误。

踩坑记录:

1. 背钻深度公差板厂那边通常±2~4mil,出图前一定先跟厂确认最大/最小背钻深度,别自己拍脑袋。

2. 背钻孔孔径比通孔大一圈,周围Clearance会变大,布局时得给背钻孔留足空间,别贴着装。

3. 大面积电源地过孔别跟着背钻,纯属给自己加阻抗不连续,除非必要。

常见问题(FAQ)

背钻孔直径为什么要比通孔大?
背钻是从背面二次钻入,必须用更大的孔径才能把原通孔多余镀层包进去清干净,具体放大到0.3/0.4mm要问板厂工艺能力。
怎么验证背钻真的钻对了?
开3D视图看该层以下过孔是否变空心,再出Drill Legend核对背钻符号尺寸,最后跑一次DB Check确认无间距错误。
0 / 600
0 讨论
热门最新
总结
暂无总结