实测Altium Designer的20.0.7版本，以及立创EDA专业版，实践操作中遇到了多种问题，比如踩过PCB布局后仿真时，全部都会报错，差分对等长走线永远都无法对齐，电源纹波始终都降不下来等这些具体的实际操作中的坑。
仿真报错排查与参数最优值设定
开展信号完整性仿真工作时，最怕的是等模型加载完毕，刚一点击“Run”就弹出红色窗口。我曾经在STM32F4的DDR3走线项目当中，持续出现“Net not found in model”的报错提示，经过花费一下午的时间进行仔细排查，才发觉原来是模型引脚映射出现了错误。
实操步骤1：检查模型与原理图引脚映射
开启原理图，挑选出你打算仿真的IC，在Properties面板寻觅“Models”区域，用鼠标双击已添入的IBIS模型。在弹出的“Signal Integrity Model Assignment”窗口当中，确认“Pin Mapping”选项卡下，每一个引脚都精准对应上了原理图的网络名。像是VDD务必映射至电源网络, GND映射至地, D0映射至数据线的呀。
如下方式可有效避免新手踩坑：常见报错呈现为“Model has no definition for pin XX”这种情况。之所以出现这种报错，是源于IBIS文件里引脚编号列表与原理图符号引脚编号存在不一致的情况。解决该问题可采用如下方法：针对模型进行右键操作，从中选择“Edit Model Data”选项，通过manual方式去修改“Pin Mapping”表格内的数据，具体做法是将原理图引脚编号在左边列进行填入，而把模型引脚名在右边列填写，待保存结束后，模型会自行进行重载。
对于普通FR-4板材，关键参数会推荐最优值，其中差分阻抗目标值被设为100Ω±10%，叠层设置里介质厚度要控制在0.2mm，线宽按照5mil起调，走线间距不能小于线宽的2倍。这个组合可以保证信号质量，还不会让PCB加工成本暴涨，属于实验室性价比最高的那一档。
差分对等长走线老对不齐怎么办
高频板的基础操作是差分对等长，但新手极易碰见“长度差0.1mm，时序就崩了”这种尴尬情况。我当初在USB 2.0差分对上反复去调蛇形线，结果调完之后长度差反倒扩大了。
实操步骤2：手工蛇形线补偿长度差
先在PCB里选中一对差分网络，接着右键选取“Interactive Differential Pair Routing”。待走完基本路径之后，打开“Reports”面板里的“Net Length”查看长度差。假定正线相较于负线长15mil，那么便需要在较短的那根线上添加蛇形线。按下快捷键“Shift + R”切换至“Push”挤线模式，随后在较短线上双击添加拐角，每次拐角增加的长度大概等同于拐角宽度的2倍。每到一个拐角，我便进行一次长度报告的刷新操作，持续这种进行，直至差值缩减至5mil以内。
有关于新手需避开的坑，其报错的现象呈现为，蛇形线的拐角出现重叠的情况，或者是其间距偏小到导致DRC报错。而产生这种问题的原因在于，挤线模式没能够调整好，又或者是拐角间距的设定太过小。针对此的解决办法是，在“Rules”这一范畴里将“Clearance”设置成5mil，在进行路由操作的时候把“Corners”设为“45度”，当处于连续走线的情况时要及时按下“~”键来进行刷新，以实现避让。
针对两种实操方案展开对比，方案一是，选取自动蛇形线功能（Tools→Length Tuning），其具备的优势在于速度较快，然而存在的不足是，拐角弧度是由软件自动生成的，在过孔密集区域容易走出螺旋形状。方案二则是，采用本文所提及的手工挤线法，该方案具有的优点是控制力突出强健旺盛优越有余，缺点在于需要反复去进行长度报告位置时刻不停连续不断持续不休的刷新。对于小批量原型板而言，建议使用手工办法方式手段举措策略，而大规模量产板选用自动办法方式手段举措策略并加以手动微调。
电源纹波降不下来的完整报错解决流程
在为FPGA核心供应电力时, 1.2V的输出上，一直存在幅度为50mV、频率是100Hz的纹波，尽管添加了大量的滤波电容，然而却依旧没有起到作用。实际上，这并非是硬件方面出现的故障，而是在布局以及走线过程中所埋下的隐患。
实操步骤3：优化去耦电容布局与过孔数量
开启PCB文件，寻觅FPGA核心供电所需的1点2V电源平面。在此电源入口之处安置1个100uF钽电容，接着于每个电源引脚邻近放置1个0点1uF陶瓷电容。这陶瓷电容务必要紧密贴近引脚，其走线长度不得超过50mil。最为关键的一步为：每个电容的地焊盘下方最少钻出3个过孔，直接连接至地平面，出过孔间距不得超过30mil。待其完成之后再度于电源平面的边缘均匀钻出10个过孔，二者间距为100mil，以此达成电源层与地层的多点互连。
供新手避开的坑，高频出现报错情况，示波器看到纹波在开关频率像500kHz这样的附近存在尖峰，核心原因是陶瓷电容的ESR低导致LC谐振出现而造成，快速的解决办法是在0.1uF电容旁边并联一个1uF电容，以此抬高整体的ESR使尖峰马上消失，要是仍然不行时，检查电源过孔是否只打了1个，补到3个以上基本上就能解决问题。
此方法所针对的对象是单板级电源纹波，它并非适用于多板级联所存在的长线供电情况。要是在系统里存在两块板子借助排线连接来进行供电，那么排线自身含有的寄生电感会导致低频振荡被引入，在这种时候就需要将其更换为LDO或者添加磁珠以实现隔离。
