我实际测过, Allegro 17.4版本，曾遭遇元件飞线胡乱飘动、铺铜无论如何都不成功、规则设置不断报错这三个深坑, newbie只要跟着一个个步骤逐步操作，便能轻易避开此类常见问题。这篇文章没有任何一句多余的话语，全是通过键盘敲击出来的饱含血泪的经验。
第一步 新建PCB封装时引脚飞线乱飘
开启Allegro PCB Editor，点击File，接着点击New事项以触发后续操作流程，在Drawing Type下拉式选框中将选项选定为Package Symbol，在输入封装既定名称之后推动操作按钮OK来达成相应指令，以此进入封装编辑使用者界面。
相继点击Layout→Pins这个操作步骤，在Options面板中将Pin#起始编号设定为1，把Pin spacing设置为100（mil）数额，选定Rectangular引脚形状，随后直接于绘图区通过左键单击实施放置引脚动作，在放置完第4个引脚后，运用框选方式选中所有引脚，再进行右击并选择Move，当使用鼠标拖拽时引脚上的飞线瞬间呈现出乱成一团的情况结果压根没办法能精准对齐。
【新手避坑】一种发生诸如报错现象为飞线杂乱无章地飘动的情况是，当引脚实行移动操作时，并发现有的无线连接线会伴随疯狂地跑动，其导致该现象产生的核心原因是因为对鼠标所具备的捕捉模式设置不正确，解决方案是，需要你先在Find面板当中选上Pins选项，接着把Options面板里面的Snap to grid参数设置成为数值5，并且要确保Format里面的Decimal places参数是处于2值以上，而后重新通过框选方式来对引脚进行移动操作，此时飞线便会规规矩矩地跟着移动了。
第二步 PCB布局后铺铜死活不成功
在Board Geometry层面绘好板框之后，轻点Shape至Polygon那一项，在Options里面挑选Static Solid，交付network分配给GND网络，顺着板框内部边缘逐个点击形成封闭多边形。点按Done之后，铺铜地域仅仅展示轮廓线，并无任何铜皮注入，等待了10秒钟依旧呈空白状态。
【新手避坑】：常见的报错情况为，在进行铺铜操作之后，呈现出来的是仅有绿色线条但却不存在铜质部分。问题的关键根源在于，处于Shape参数范围内的Void以及Thermal方面的设置情况。针对此问题的解决办法是，在实施铺铜操作之前，先点击Setup选项，接着选择User Preferences，而后进而点击Shape，将Shape_fill里的no_etch设定为no，随后再把Smoothing栏里面的Roughness设定为数值1。再度去执行铺铜这一操作，点击选择Shape，接着进行Fill填充一番，铜皮刹那间就铺满了，不要傻乎乎地等待着自动填充。
第三步 规则设置跑DRC高速信号疯狂报错
置身在Constraints Manager里，轻点Electrical Constraint Set，进而选中Signal Integrity这个选项，针对DDR时钟线布置15mil的线宽以及30mil的线距。在运行DRC也就是Design Rule Check之后，报错情况的清单刷出了30多条，全部都是名为“Spacing constraint violation”以及“Shape to shape clearance violation”的报错。
【新手避坑】：报错主要聚焦于Shape和走线间距相互冲突。其最关键的原因是，铺铜以及走线分别归属于不一样的间距规则集。解决办法是，将铺铜网络的Spacing rule，还有走线网络的Spacing rule，统一设置为同一个CM。将Constraints Manager打开，进入Spacing，选择All Layers，在Net属性栏处，把GND网络的Spacing rule设定成DDR_DIFF_PAIR这个规则集，把时钟信号网络同样改成同一的那个，之后运行DRC，报错全部消除了。
参数最优推荐值与方案对比
是铺铜时Shape的Smoothing roughness被设为1，这是关键参数的最优推荐值。原因在于：设得太大，会导致边角锯齿很严重，进而影响EMC性能；设得太小（0.1），会使DBscan处理时间加倍，从而拖慢整体效率，而1是速度与效果的最佳平衡点。
对两种实操方案对比，第一种情况是采用手动铺铜也就是Static Solid，其适用于小面积以及指定网络。第二种情况则为动态铺铜即Dynamic Copper，它与大面积GND铺铜相契合，能够自动对过孔以及走线进行避让。关于取舍的逻辑是，在新手调试阶段运用静态铺铜，因其便利性能够随时对形状作出修改。在项目定版之前则更换成动态铺铜，借助DRC自动更新从而省心。千万别一根筋地仅仅使用其中一种。
完整报错解决流程
对应高频完整报错: “E – (SPMHCS – 13)：形状在TOP层没有蚀刻剂数据，该形状将被忽略。”的解决流程：先点击Setup→User Preferences→Shape，将no_etch参数设置为no。接着，点击Display→Color/Visibility，确认TOP层下方Shape和Pin均处于勾选状态。三步走之第三步则是，回转至铺铜层位置，轻点Shape而后再按→Select Shape or Void，以左键单击铺铜轮廓之处，再用右键点击并选择Parameters，在Shape Fill栏里，将Dynamic parameters里Voiding栏内的Minimum aperture设定成为10的值。四步走之第四步是，点击Shape之后再按→Fill来填充。当完成上述这四步关键操作之后，报错现象便随之全然消失不见，铜皮也能够正常无误地进行显示了。
在超复杂项目里，这个方法不适用，该项目板子层数超过8层，且要同时处理多种高速信号，比如说DDR4、PCIE、USB3.0混布，因为在这种场景下, Allegro 17.4的动态铜性能会明显卡顿。替代方案有两个，一是升级到Allegro 22.1以上版本，二是把大板分割成多个子板，单独铺铜，然后再拼合，别指望一个版本能适用于所有情况。
