导网表时最常见的报错就是找不到焊盘和封装——其实库文件都在，只是软件不知道路径在哪。把库路径指对，封装立马全出来。这篇讲PCB Editor和Capture两边怎么配。
PCB Editor这边：启动Cadence PCB Editor→Allegro PCB Designer，走Setup→User Preferences，展开Paths→Library，在这里把需要的路径项指到你的封装库目录。以下路径都是相对封装库的相对路径。
Capture CIS这边，硬件开发常遇到原理图元件和PCB元件PIN脚对不上，能在原理图里快速核对封装就能省时间。
改配置文件那招：打开Capture CIS，看Session Log里的INI File Location，类似C:\API\Cadence\SPB_Data\cdssetup\OrCAD_Capture\17.4.0\capture.ini，复制这个地址回车打开。找到第5、6行，把第6行里的路径改成.dra文件路径。配好后，原理图里选中元件走Show Footprint，进入Footprint Viewer模式，点元件就能看封装核对引脚，关掉Viewer回到编辑。
踩过的坑：库路径指成了绝对路径换台电脑就全断，后来都用相对封装库的相对路径，整个库目录拷到哪都能用。另外Footprint Viewer对不规则图形封装兼容一般，异形封装还得回Allegro 3D Canvas里看才准。
