暂无菜单项

智行者IC社区
智行者IC社区
  • 首页
  • 课程中心精讲
  • 技术文档技巧
  • 软件
  • 商城
  • 社区
  • 校企
  • 预约试听
  • 帮助中心
首页/社区/Altium Designer/
打开 MD 链接

项目一 (ENet_HUB_V1) 评审问题总结

智行者IC社区
智行者IC社区
发布于 9/13更新于 9/13
130

 

时间:2026090   记录:尹慧阳

01、电容表示不规范如:0.1uF/25V 、1u/25V,规范表示为100nF/25V、1uF/25V。

(单位中 F V 均要大写,pF nF uF 中的p n u 需要小写)

02、电容表示错误如1uF,正确表示要标清楚电容容值和耐压值。

03、电容耐压选取问题,电容耐压理论要是电源电压2倍,但是根据实际情况可 以自己微调,但是要选取常见的参数,如10V、16V、25V、35V、50V……

04、电容参数选取,根据负载选取合适容值滤波电容,如USB口负载往往不会 太 大选取10uF容值电容即可,120uF电容太大,从成本和体积都是不被允 许的。

05、电容滤波时最好大电容+小电容组合,以增加滤波带宽。

06、网络标号尽量多伸出器件引脚一些且要对齐。

07、合理利用网络编号,如果直接连线很乱才用网络编号表示连接关系,器件之 间走线很顺的情况需要直接引线方便看图,此外有特殊走线需要Layout工程 师注意或者便于操作时也需要增加网络编号。

08、网络在不同页需要用连页符连接,而且要增加页码编号方便查找网络位置。

09、原理图命名要依次添加01-XX需要,名称本体需要有可阅读性的英文单词或 者通用缩写,不可以用汉语拼音或者汉字首字母缩写命名。

10、USB电源设计太过冗余,每一路都加DC-DC和负荷开关。

11、网络变压器前端到PHY芯片不用加RC和ESD二极管。

12、器件名称和位号要在原理图显示出来,且英文字母不能用小写。

13、电源地符号需要将名称显示出来,以区分不同的GND、AGND、DGND,以免 接地发生错误。

14、器件复制后及时修改参数,养成复制一个修改一个的习惯。

15、三极管基极限流电阻要注意放置。

16、USB_HUB芯片5V供电引脚未连接。

17、DC-DC电源芯片输出电压很多不正确,要注意FB引脚反馈电阻取值。

18、原理图图纸尽量中器件尽量均匀分布,图纸太小可以放大图纸,尽量不要把 同一模块的电路分多页图纸绘制。

 

参考原理图下载:ENet_HUB_V1 原理图参考:FE1.1S USB HUB 与 RTL8305NB 五口百兆以太网设计笔记 – 智行者IC社区

 

0 / 600
细中粗
0 讨论
热门最新
总结
暂无总结

项目一 (ENet_HUB_V1) 评审问题总结

时间:2026090 记录:尹慧阳01、电容表示不规范如:0.1uF/25V 、1u/25V,规范表示为100nF/25V、1uF/25V。(单位中 F V 均要大写,pF nF uF 中的p n u 需要小写)02、电容表示错误如1uF,正确表示要标清楚电容容值和耐压值。03、电容耐压选取问题,电容耐压理论要是电源电压2倍,但是根据实际情况可 以自己微调,但是要选取常见的参数,如10V、16V、25V、35V、50V……04、电容参数选取,根据负载选取合适容值滤波电容,如USB口负载往往不会 太 大选取10uF容值电容即可,120uF电容太大,从成本和体积都是不被允 许的。05、电容滤波时最…

智行者IC社区智行者IC社区
发布于 9/13更新于 9/13
项目一 (ENet_HUB_V1) 评审问题总结
智行者IC社区
智行者IC社区
推荐版块
交流广场 - 技术交流讨论社区
交流广场 - 技术交流讨论社区1
Cadence Allegro 专区|高速 PCB 设计实操教程
Cadence Allegro 专区|高速 PCB 设计实操教程1
Altium Designer
Altium Designer1
嘉立创 EDA 专区|在线 PCB 绘图操作技巧分享
嘉立创 EDA 专区|在线 PCB 绘图操作技巧分享0
学员成功案例
学员成功案例0
作品分享
作品分享0
就业案例
就业案例0
智行者 IC 社区服务 & 官方公告
智行者 IC 社区服务 & 官方公告1
课程中心课程中心33Allegro入门Allegro入门5Allegro技巧Allegro技巧12Allegro使用394AltiumDesigner使用AltiumDesigner使用48软件下载软件下载7技术分享技术分享1.3K
所有热门话题
# 平台权限申请1
# 最新开班1
# PCB 布局布线1
# 权限提升0
# 开源硬件0
# DRC 报错0
# 电源电路0
# 嵌入式开发0
# 高速电路0
# 元器件封装0
嗨,下午好!
学硬件设计・来智行者 IC 社区
创作
社区
购物
会员
本周热帖
  • 智行者IC社区

    智行者IC社区升级公告:底层重构,全新体验

    0
    置顶
    8/3
  • 智行者IC社区

    项目一 (ENet_HUB_V1) 评审问题总结

    0
    9/13
  • 智行者IC社区

    PCB设计+硬件工程师培训,全流程实战!就业后付款

    0
    9/11
  • PCB设计

    Allegro Skill 脚本入门:把重复操作交给电脑

    0
    9/10
  • PCB设计

    Allegro 出图交付与 DFM 实战:和板厂对接的最后一公里

    0
    9/10
最新文章
【新开课程】2026年10月最新PCB 实战课程|从元器件识别到工程输出全流程实训
10/21

置顶【新开课程】2026年10月最新PCB 实战课程|从元器件识别到工程输出全流程实训

0811-401硬件开发全流程:从原理图到PCB投产,一次讲透
10/12

置顶0811-401硬件开发全流程:从原理图到PCB投产,一次讲透

2026年9月15日PCB设计工程师设计实训班
9/16

置顶2026年9月15日PCB设计工程师设计实训班

OrCAD Capture 原理图问题解决方法:DRC 定位、网络检查与连页符修复
9/12

置顶OrCAD Capture 原理图问题解决方法:DRC 定位、网络检查与连页符修复

PCB BGA深度精讲 扇出布线、阻抗匹配、工艺规范
9/5

置顶PCB BGA深度精讲 扇出布线、阻抗匹配、工艺规范

Cadence Allegro 16.6 元器件导入及器件、网络刷色实操指南
8/25

置顶Cadence Allegro 16.6 元器件导入及器件、网络刷色实操指南

联系我们 400‑668‑7622
你的前景,远比想象广阔
PCB 硬件设计学习社区,Allegro 实战培训,硬件工程师成长平台
课程帮助文档预约试听EDA工具
智行者IC社区 © 2026皖ICP备2026026173号-1皖公网安备34019102001531号