从Protel/DXP平台迁到Cadence Allegro不是简单打开文件就能转，中间有好几个环节会丢信息。把实际操作过的流程整理出来，照着走能少踩坑。
用到的工具链
- Protel DXP SP4（导出端）
- Cadence Capture CIS（原理图端）
- Cadence Orcad Layout + Layout2allegro（封装转换桥接工具）
- Cadence Allegro（PCB端）
- Cadence Specctra（布线信息恢复桥接）
第一步：Protel原理图转Capture CIS
Protel DXP自带了导出Capture DSN的功能，直接用。但导出后有几个信息会丢，必须手动补：
踩坑1：封装信息全空。Protel导出DSN的时候不输出PCB Footprint，Capture里打开所有元件的封装属性都是空的。这是整个迁移最耗时的环节，得一个一个手动填。注意Cadence封装命名规则：不能有点号（.），比如Protel里的AXIAL0.4要改成AXIAL04；带斜杠的DB9RA/F要改成DB9RAF。填封装的时候对着Protel原设计一个个核对。
踩坑2：隐藏管脚和多Part器件信息丢失。电阻电容等分立器件的隐藏管脚号经常丢，要在Capture库编辑器里手动加上。另外像74LS00这种多门器件，Protel里用了两个门位号是U8A、U8B，转过来后Part信息丢了，得重新设置。
踩坑3：层次化设计的总线要重命名。就算在Protel父图里已经给总线命过名，转到Capture里还是要重新命名一遍，不然模块间连接会断。
第二步：Protel封装库转Allegro封装库
积累多年的Protel封装库不想白费，用下面这套方法转：
- 在Protel里把要转的封装放到一张空白PCB上
- 以Protel PCB 2.8 ASCII格式输出这个PCB文件
- 用Orcad Layout导入这个ASCII文件
- 用Layout2allegro工具把Layout的MAX文件转成Allegro的BRD文件
- 在Allegro里用Export功能把封装库和焊盘库导出来
这样老封装库就全部转到Allegro格式了，不用一个一个重画。
第三步：Protel PCB到Allegro的设计重现
这一步严格来说不是转换，而是在Allegro里重新重现Protel的布局和布线。
布局重现：从Protel输出Pick and Place文件，里面包含每个器件的坐标、旋转角度、放置层信息。手动改一下格式，转成Allegro的Placement文件，导入Allegro，布局就自动出来了。
布线恢复：用Specctra做桥梁。从Protel输出带布线信息的Specctra DSN文件，注意两个修改点：
- 层名要对应改：Protel里的Toplayer/Bottomlayer，到Allegro里改成TOP/BOTTOM
- 过孔定义要在Specctra里确认，然后补到Allegro的规则里
DSN文件改完导回Allegro，布线信息就恢复得八九不离十了。剩下少量走线微调，比从头布快得多。
迁移这事急不得，原理图封装信息手动核对是最花时间的，但这个步骤省不掉——封装对不上，后面PCB全白做。
