画到最后评审阶段，老板突然说这板要过ICT，让我把关键网络全加上测试点。一开始想着手动一个个放，点了二十几个手指都酸了才想起来——Allegro本身就有自动加测试点的功能，浪费那时间干嘛。
测试点这东西，说白了就是给后续生产测试留个探针落脚点。没有它，波峰焊过后谁也不知道这板子通不通。手工加不仅慢，还容易漏网络、放错位置，自动生成完再微调才是正道。
自动添加步骤
第一步：菜单栏点 Manufacture → 找到 Testprep Parameters，先把测试点的规则定下来。这里要设的是用哪种过孔当测试点、测试点距板边的最小距离、允不允许放在表面贴装焊盘上。我一般用现成的过孔，不单独做Test Point Pad，省事。
第二步：规则设好后，点 Manufacture → Auto Tester，弹出对话框。这里有两个关键选项：一个是”测试点在板面还是底层两面都放”，另一个是”优先放在走线中间还是焊盘附近”。我的习惯是两面都放，优先放走线段——因为焊盘上已经有器件了，探针不好落。
第三步：点Run，软件自动扫一遍所有网络，把符合条件的位置都打上测试点。跑完会弹出一个报告，告诉你哪些网络成功加了、哪些没加上。没加上的基本都是布线太挤、没空间放测试点的，这种就得手动补。
踩过的坑
坑一：第一次跑自动测试点，跑完发现一堆测试点直接压在丝印上。后来才知道Testprep Parameters里有个”测试点与丝印间距”的选项没设，默认是0。改成5mil就好了。
坑二：有些BGA扇出后的细走线，自动测试点直接打在10mil的细线上，生产一扎就断。后来在规则里加了”测试点最小线宽要求”，不够粗的走线不放测试点，让软件跳过。
坑三：自动跑完后一定要看报告，别直接关掉。有几个网络因为过孔类型不匹配被跳过了，我没注意，到了打样厂才发现BGA下面的关键信号没测试点，又返工了一版。
手动补漏
自动加完之后，切到Manufacture → Testprep，点Manual Probe手动补。Find栏只勾Clines和Vias，在需要补的网络上点一下就放一个。补完再跑一次DRC，确认没有间距冲突。
