画完板子交板厂之前，AOI和ICT那关总得把测试点布出来。Allegro加测试点藏在Manufacture菜单底下，刚接触的人翻半天找不到入口，我把两种路子都记一下。
先把测试点层打开
菜单栏走 Display/Color（Visibility）/Manufacturing，把 No_Probe_Top 和 No_Probe_Bottom 两项勾上，随手设个显眼颜色，点OK。这两层是用来标记哪些网络被放过测试点的，不开的话后面加完也看不到标记。
自动批量加测试点
走 Manufacture/Testprep/Automatic，弹窗里几个开关挨个说：
- 能不能拿现有焊盘当测试点；
- 能不能直接在走线上扎测试点，走线上没有via就自动补一个焊盘；
- 找不到合适测试点时，要不要自动扇出补via；
- 空引脚要不要也给个测试点。
添加方式两个选项：一个是把老测试点全删掉重新加，另一个是保留已有的、只给没加的补。我一般选后者，免得把之前手动挑好的点冲掉。
下方还能设测试点离引脚的最大最小距离，按板厂SMT要求填。点 Parameters 进去细调，完了Close。
回到主对话框点 Generate testpoints，跑完点 View log 看日志，哪些网络被分配了、哪些没分到，一目了然。
手动挑点
自动加完总有不合适的，走 Manufacture/Testprep/Manual，Option侧边栏选模式。点板上某个过孔，右键 Next 跳到下一个候选，满意就确认。全部挑完右键 Done。
要删的话，同一个命令，Option里选 Delete，点要删的测试点再Done。
画板踩过的坑
第一块板自动加完直接交了，结果板厂回话说测试点离器件本体太近，探针下不去——这个距离参数当时没设，默认值太宽松。后来把最小距离卡到50mil以上才没再返工。
还有一次漏勾了”No_Probe_Bottom”，反面测试点全没标出来，ICT治具文件对不上。加完测试点一定正反两面都翻一遍颜色层。
自动加出来的点偶尔会扎堆在同一个via上，记得View log里把重复的手动删掉，不然治具文件里一个坐标占两行。
