智行者IC社区6/18高速电路功耗优化实战：三招降低30%动态功耗就我进行的Xilinx Virtex - 7 FPGA开发板的实际测试而言，曾经遭遇过动态功耗陡然猛增直至12…技术分享#信号完整性1.1K 000
智行者IC社区6/16高速电路功耗优化实战：别再死磕频率，调对这几步功耗直降30%实实在在进行过XilinxVirtex - 7 FPGA高速设计项目的操作，遭遇过因动态功耗急剧飙升导致芯片温…技术分享#FPGA806 000
智行者IC社区6/13高速电路功耗优化实战：压降难题与低功耗设计套路我实际测过某款FPGA高速数据采集板，其核心芯片是Xilinx Kintex - 7，核心电压为1.0V技术分享#FPGA1.6K 000
智行者IC社区6/4高速电路功耗优化实操：3个步骤降低30%动态功耗当我在Xilinx Virtex - 7 FPGA平台上进行高速SerDes设计时，曾遭遇动态功耗直接飙升至1…技术分享#FPGA2.4K 000
智行者IC社区5/26高速电路功耗优化实战：三大热区与压降避坑指南就我实际测试过的DDR5 6400MHz高速信号链路以及FPGA核心电源域而言，是踩过因动态频率调整逻辑…技术分享#IRDrop1.6K 000
智行者IC社区5/24高速电路降功耗实战：参数与方案取舍全记录我实际操作Xilinx Virtex - 7 FPGA平台，遭遇过功耗估算偏差达30%的重大问题陷阱，只要依照…技术分享#FPGA942 000
智行者IC社区5/10高速电路功耗优化实战 3步降低动态功耗与布线发热我实际测过Quartus II 15.0和Cadence Sigrity 2023，曾遭遇DDR4接口动态功耗…技术分享#功耗优化828 000
智行者IC社区4/6实测高速电路功耗优化，三步避开常见坑，新手也能轻松上手进行高速电路设计软件v2.0实测操作，在电源管理模块参数设置方面出现过不恰当的情况，还在时钟频率配置上存在不合…技术分享#功耗优化2.1K 300
智行者IC社区3/21高速电路功耗优化实战：三步搞定层叠与去耦高速电路功耗优化的基本思路在进行高速电路设计期间，功耗方面的问题会对系统稳定性以及散热成本产生直接影响。当我处…技术分享#功耗优化3.4K 300
