我实际测过AD20.1.12版本，遇到过电容顶到散热片这种情况，也碰到过电感贴歪顶屏蔽罩这类情况，这是最常见的板级干涉坑。
第一步 打开3D模型叠加检查模式
步入PCB编辑界面，点击顶部菜单栏当中“View”这个选项下的“3D Layout Mode”。在3D视图稳定加载完毕以后，按下快捷键“L”从而调出View Configuration面板，勾选“Show 3D Bodies”，保证所有器件的三维体都已经被激活显示。然后，点击面板当中的 “Colors & Visibility” 标签，将 “Component Bodies” 的透明度滑块拖动至 40%，如此便能看见底层器件轮廓。在最后，借助快捷键“Ctrl + D”来将Display Options调出，在“Highlights”栏里，把“Clearance Checking”勾选，随后系统会以红色高亮，将所有间距小于设定阈值的部位自动进行标记标点。
【新手避坑】：当刚刚进入到3D模式里面去的时候，许许多多的新手找出器件并不展示实体，仅仅存在丝印框。这并非是软件的故障，而是元件封装库自身并没有附带3D模型呀。办法是：在原理图内，先选中那个器件，接着右键点击，从中选择 “Properties”，随后在 “3D Model” 选项那儿，手动去指定一个通用的STEP模型，要不然就运用 “Simple 3D Body” 功能，临时勾勒一个矩形体来作为替代。
第二步 设置精准间距阈值并运行规则检查
位于3D视图的情况这下，回转到2D界面这里，去点击主菜单里 “Design” 里面的 “Rules”。在弹出的那个PCB Rules and Constraints Editor窗口内，将“Placement”下面的“Component Clearance”展开，对“ComponentClearance”规则进行双击。将“Minimum Vertical Clearance”设定为0.5mm，在“Constraints”标签页当中，这是多层板顶层器件还有底层器件之间用以避免压弯碰撞所需的推荐最小值。沿水平方向, “Minimum Horizontal Clearance”维持在0.3mm，不出现变化情况，保持此数值恒定。在将规则进行保存之后，返回到二维界面时按下“TDR”快捷键（路径为Tools->Design Rule Check），在弹出的窗口当中仅仅勾选“Placement”下的“Component Clearance”，而其余的选项则取消勾选操作，接着点击“Run Design Rule Check”。
运行DRC之后，弹出的Messages面板当中，或许会出现大量“Clearance Constraint Violation”红色报错，然而点进去查看却只是相邻引脚间距过小，这是由于你未曾在规则页面将“Object Kind”筛选由“All”改成“Component Body”。正常的操作方式是，在Component Clearance规则范围内，在名为 “Where The First Object Matches” 的下拉框之间，选择项目为 “Custom Query”，然后输入内容为IsComponentBody，通过如此这种的操作流程，方可使得DRC仅仅针对3D实体之间的碰撞展开检测工作，并且不会出现误报焊盘间距这一情况。
第三步 手动微调器件位置并二次验证
依据DRC所报出的，干涉坐标那种情况来讲，处于2D界面这个范围内，要按住“Shift”键去选中冲突器件，按下快捷键“M”后选择“Move Component”，下面运用键盘方向键，以逐1mm呈步进态去挪动。当进行挪动的操作行为时，按下 “Space” 这个按键，能够使器件产生旋转的现象，每一次旋转达到 90 度这样的角度数值，便去观察一回避让所呈现出的效果。先调整并使之完成，而后前往3D视图所处环境，运用 “Measure” 这一工具（其快捷键为 “R”，需从中选择 “Measure Distance” 选项），实际测量最高的突出点跟距离其最近的金属材质外罩之间呈现的垂直方向上的距离，要保证达到大于或者等同于0.5mm 这种情况。对于空间紧张的区域而言，推荐把垂直间距放宽到 0.8mm，此值在批量生产时能够有效抵消 0.1mm 的贴装偏移，还能抵消 0.2mm 的散热片弯曲公差，这是经过实测的最优方案。
【新手避坑】 移动了好些步居然仍旧提示干涉? 通常原因是散热片或者电感类部件的3D体高度参数跟实际不相符，在3D视图里双击该器件本体，弹出 “3D Body Properties” 窗口，核查 “Height” 值是不是和数据手册一致。举例来讲，有那种功率电感，其高度标称是3.5mm，然而实际上它的3D体所设置的可能仅仅只有2.8mm，这样子就导致在你调整操作的时候，会认为空间是足够使用的，可到了生产阶段，却出现顶到机壳的情况了。
两种方案选择依据
方案A：涉及整体平移的做法，先要在2D界面当中，对所有冲突的器件依据框选操作来选中，接着按住 “Ctrl” 键，将其拖动到空旷的区域。其具备的优点是改动速度较快，适用于布局初期且干涉范围较大的情况下来采用。不过存在的缺点是容易对临近的走线造成破坏，到了后期需要重新进行拉线操作。
方案 B：进行局部对调，此对调仅为互换两个干涉器件那种具体的坐标位置，举例来说，就是把高电容以及矮电感对调，借助高度差来避开冲突情境之所造成的影响，在布局后期走线已然完整、无法进行大规模如推倒重来那种改动的情况时适用，其缺点在于有可能导致信号路径变长，所以需要对时序做细致检查。
高温电容与散热片干涉的完整解决案例
处有一颗100μF/25V电解电容在板子开窗那儿且距离CPU散热器仅0.1mm还有报错信息是 “Component Clearance Violation: C22 and HeatSink1, Gap = 0.1mm
本方法不适用于柔性板的干涉排查，不合适软硬结合板的干涉排查，因为FPC材质在3D模型中无法准确模拟弯曲形变从而带来动态干涉。对于这类场景，建议使用实物打样后通过手工弯折进行比对，或者运用Ansys Mechanical做柔性板形变仿真，这样更贴合实际工况。
