经历过我实际测试KiCad 8.0.6，遭遇过封装库缺失的情况，也碰到过DRC疯狂报错的情况，给。
第一步 正确建立工程与封装库关联
KiCad打开之后，不要紧接着就去绘制原理图，而是要先点击“文件”，接着选择“新建”，再点击“工程”，工程的名称以及保存的路径不可以存在中文或者空格。工程建好以后，点击“工程设置”，再选择“符号库表”，要确认默认的库路径指向的是KiCad安装目录当中的symbols文件夹。对于封装库来说情况也是一样的，要在“封装库表”里面查看kicad-footprints.pretty是否已经被加载。新手常犯的错是下载第三方库后直接双击原理图，结果关联失效。
有关新手需避开的坑，其报错的现象是，原理图元件封装呈现出显示为“未找到”的情况，或者在布局的时候封装呈现空白状态。其原因在于, KiCad的库属于路径绝对引用这种的性质，在移动工程文件夹以后路径出现了断裂情况。而解决的办法是，先打开库表，接着点击“添加”，随后进行复制第三方库的绝对路径的操作，最后再勾选“活跃”。
第二步 原理图绘制与DRC规则配置
在进行画原理图的操作期间，元件的引脚是一定要使用电源符号来连接的，像VCC、GND这样子的符号，而绝对不可以直接使用导线来连接。其具体的操作步骤如下，先要按P来调出元件，当放置好之后再按W来拉导线，对于关键的节点要放置网络标签，也就是L。在全部连接完成之后，需要点击“检查”然后选择“电气规则检查”，此时会弹出窗口，要先在窗口里设置“网络连接规则”，并且要将默认的最小铜厚设定为0.035mm。这个值对应1oz铜箔，能保证大电流走线不发热。
用于让新手避免踩坑的内容，出现报错的现象是，DRC报出“未连接的引脚”这种情况，或者报出“短路”这种情况，导致出现该报错现象的原因是，网络标签名称当中打错了一个字母这样的情况，举例来说就是把VCC写成了VCC1这种情况，解决该问题的办法是，用鼠标右键点击报错的那个引脚，然后选择“查看网络”这一选项，对着两边的标签对比，看是否完全一样，要区分大小写哦。
第三步 PCB布局与布线核心操作
原理图同步至 PCB 之后，先让接插件、定位孔能固定，随后才对关键芯片进行摆放。布线时，借助按 X 来开启布线操作，将电源线宽设定成 1mm，把信号线宽设定成0.25mm。推举出来的方案是：在顶层进行水平线走布，在底层开展垂直线走布，以此降低过孔数量。经过实际测量所作比较得出：对于全自动布线而言，运用“路由→自动布线”的方式，此方式适宜单层板；而针对复杂的板子势必要采用手动布线，先运用“推挤布线”模式去走关键信号，之后再对电源处理。
【新手避坑】：报错情况：布线完毕后DRC报出“间距不合规”，原因：线与线或者过孔之间的距离小于0.2mm，处理办法：在“板设置→约束”里，把“最小间距”统一调整为0.254mm，接着点击“检查→设计规则检查→运行全部”, KiCad会自行将违规之处高亮显示，按下Delete重新绘制便可。
第四步 覆铜与GERBER导出
当所有的线都布置完成以后，点击那“添加覆铜”选项了，然后单击右键选择“网络那一栏里的→GND”。新手比较容易遗漏掉的步骤：在覆铜完毕之后必须要点击“填充所有覆铜”（在工具栏上的小油漆桶图标处操作），不然的话铜皮则呈现为虚线。在导出制板文件时，点击“文件那一栏里的→制造输出→Gerbers”，在其中勾选所有的层（其中包括用户.edge层），对于钻孔文件而言选择“Excellon”，单位选择英寸，精度设置为2.4。在最终运用GerberView进行预览时，要是出现了线条断裂的情况，那就返回KiCad将线宽加粗至0.3mm之后再导出。
【新手避坑】，高频出现报错情况，嘉立创打样时会报“文件格式错误”，其原因在于，钻孔文件后缀是.drl，然而KiCad却默认生成.gbr从而造成混淆，解决办法是，在导出钻孔时，一定要把“映射文件”后缀更为.drl，并且要同时打包zip上传。
对于四层板以下、且工作频率低于50MHz的板子而言，这套方法是完全能够满足其需求的，然而要是你去做高速信号相关的板子（比如USB 3.0或者射频板），那么在KiCad中，其阻抗计算就需要手动于“板设置”里填入叠层参数才行，而替代的方案则是运用Saturn PCB Toolkit算出线路宽度之后再进行回填操作，要记住，一旦设定了工程文件路径，那就不要再去挪动它，这可是新手最容易踩到的坑，没有比这更甚的了。
