在我自身实际测试过Altium Designer 20此版本，曾遭遇类似信号完整性出现崩坏情况、电源网络发生短路情况、BOM物料存在不匹配诸如此类通常易见问题，而初涉此领域的。
布局阶段如何避免信号干扰
在PCB设计项目里头，布局堪称决定成败的首要关卡。我曾做过一个有四层的ARM核心板，只因高速信号线紧紧挨着晶振区，导致系统老是死机。正确的做法是以下这些，第一要先固定大器件的位置，它包括主控芯片、电源模块以及连接器。接着要依据原理图网络进行分组，把数字信号区跟模拟信号区分开，让它们之间在物理层面的间隔至少达到3mm。下面讲讲关键参数所推的数值，高速差分信号对的间距要设定成5倍的线宽，举例来说，如果线宽是5mil，那么间距就要配成25mil，这样做能够有效地降低串扰。
【新手避坑】
新手常常会犯下这样的错误，那就是觉得板子的空间足够，在是就将所有的元件近距离紧密排列。结果呢，打样回来后, DDR信号眼图直接闭合了，根本就无法达到额定频率运行。其核心原因在于，忽略了信号回流路径。而快速的解决办法是，在布局阶段就要打开3D视图，逐一检查每个网络的走线是不是能够直接回流到地平面，可千万别等布线完成之后再去修改。
布线时怎么选线宽和过孔
导线布置的这个环节，对于电气性能有直接的关联性影响。我针对两种不同的方案，进行过头对头的比较：方案A在运用的时候采用电源走导线过程，全程选用12mil线宽的方式，方案B在导线铺设方面，是依据电流加以区分进行三段式铺设，其中主干道的线宽规格为40mil，分支的线宽规格为20mil，到收尾段即末端的线宽规格为12mil。实际操作过程中，做过一回型号为12V/3A的DC – DC模块，在方案A满载的这种当前工况进行检测时候，铜箔的温度上升幅度达到了25℃，而采用方案B则仅为8℃，并且所呈现出的效率比方案A还要高出10%。考虑取舍的逻辑是，对于小电流的信号线而言，优先采用方案A能够节省空间，而对于大电流的回路来讲，必须运用方案B进行分级处理。
【新手避坑】
遇到过最为典型的报错是所谓的“DRC短路检查未通过”，而那报错的点却偏偏处于过孔密集的区域。当时我查找了好长一段时间，才发觉原来是过孔之间的间距设置得太过接近了，仅仅只有8mil而已，此距离小于板厂进行加工时所具备的极限（10mil）。一步到位的解决流程如下：先要在规则管理器当中把过孔的最小间距设定为12mil，接着按下“T+M”来快速地重置DRC，最后执行“Report→Board Information”以此查看物理参数是否达到标准。
如何验证设计是否满足生产要求
在输出GERBER文件以前，务必要开展全面的DFM核查。我惯于采用CAM350去加载光绘文档，着重查看阻焊开窗是不是覆盖住焊盘。瞧瞧丝印有没有压到焊盘，最小线宽是不是低于板厂所规定的极限数值（通常为6mil）。有一回出现情况便是高频完整报错，察觉到“Solder Mask Sliver”这种警告，阻焊桥宽度仅仅只有2mil，比厂家所要求的4mil小。一次搞定：起先，将报错之处放大些，发觉系两个挨近的BGA焊盘之间的距离太过靠近；接着，在PCB Editor里把这一堆焊盘的外扩阻焊层往外扩展0.2mm；随后，再输出GERBER并借助CAM350加以验证，警示被解除。
要点留意，此方法针对于多层板（8层上）或者HIDI工艺而言并无效果，原因在于细间距BGA的阻焊桥仅仅能够依靠激光开窗能实现，所以务必要使板厂在工程文件当中进行手动调节。可供替代的方案是预先跟板厂就封装间距展开沟通，在布局阶段便预留出充足的空间。
