我实际测过Cadence Allegro 17.4版本，在此过程中踩过电源网络加粗后出现短路以及DRC报错这些坑。
第一步 选中目标电源网络并设定铜皮参数
进入Allegro的Display菜单，点击Assign Color，给需加粗的诸如VCC_3V3这类电源网络，单独赋予一种醒目颜色，以便后续进行区分操作时使用，方便后续开展区分操作。最为关键的一步在于，该步骤是要在Options面板里，把Line Width的数值修改，修改的范围属于30mil至50mil这个区间，其中关键参数的最优推荐值是40mil。用于设置的理由是，在1oz铜厚的情况下, 40mil的铜皮能够承载大约2.5A的持续电流，情况是既能够满足大多数板级电源的需求，又不会因为过宽导致相邻信号层的阻抗发生突变。【新手避坑】那些常见的报错“Shape is not on same net”，大多是因为没有锁住网络，所选中的是其他的信号线。核心的出错原因在于，在选择的时候, Allegro默认抓取全部可见的物体。解决的办法是，在去执行Change这件事情之前，要先把目标网络单独在Temp Group里进行选中，然后用右键点击Isolate，继而开展下面的操作步骤。
第二步 利用覆铜命令执行两套方案对比
点击进入Shape 菜单，从中找到并点击 Add Rect，接着在 Options 面板里，将 Shape Fill 选择为 Static Solid，同时把 Assign Net 指定设定为目标电源网络，然后直接于顶层或者底层进行拉矩形铜皮操作，这就是方案 A（静态铜皮方案）具体所包含的操作事项。此方案适用于那种对电源主干道有大于3A 电流需求的情况，该主干道那儿的铜皮要全部铺满不能够留有丝毫间隙，然而它的修改可要比一般的繁琐不少呢。
这种方案对于具有多个分支的电源网络而言是适用的, Allegro能够自动地对待过孔以及焊盘进行闪避。存在两种方案。对于它们的取舍逻辑是这样的：要是板子的密度比较高，并且信号复杂程度较大，那么应当优先去选择方案B，因为在之后做出调整的时候会比较灵活；要是电源的层数存在限制，电流幅度较大，而且所涉及的线路比较简单，这时方案A会更为可靠。
【新手避坑】动态铜皮铺就之后报出“Dynamic shape expand error”，其核心原因是铜皮边界同已有走线之间的间距过小。一种能够快速达成的解决方式是，在Shape菜单里Global Dynamic Parameters的Shape Fill选项卡里去操作，把Void下的Minimum Gap由原本默认的5mil变更为8mil，之后再开展Update Shapes这一行为便可。
第三步 加宽网络连接条并检查DRC
电源网络跟 过孔以及焊盘的这种接触电阻，会被这一步直接影响到。之后需要依照 DRC Update 来检查，看是不是会出现 SHORT 或者 PWR 这样类型的报错。要是出现了那种高频的、完整的报错“Shape boundary intersects pin with same net”，完整的解决流程是这样的：先是去执行Shape菜单里面的Delete Islands，以此来清理孤立的铜皮，接着是Tools→DB Check，把Update All Shapes以及Check Shapes勾选上，最后呢，在Display菜单的DRC Markers那里，通过右键点击Delete All来重置标记。
【新手避坑】：连接条被加宽之后，出现误报短路情况，其中的核心缘故是, Allegro的CSet规则里, Minimum Line Width这一限制并未更新。
这种方法不适用于多层板里面向内部导电层的负片层在电源需要切开分离到不同区域的那种情状。要是采用负片层表面这样做，当进行加粗该区域连接操作的时候，必须直接去更改蚀刻防护线的宽度才行，不能够像按这个标准流程那样去进行铜皮处理操作。有一种可以用来替换的办法是这样的：对于内部导电层里面的电源网络，采用编辑然后到达分离板层这个命令以创建电源分区，把线条宽度设置为五十密耳的话这样就能够达成等同于加粗的那种效果。
