我实际测试 Altium Designer 22.2，遭遇过器件高度同结构件碰撞导致整板报废的情况。器件干涉排查属于 PCB 设计里极易被忽视但后果严重的环节，其直接关联到产品装配良率。
第一步 建立精确三维模型与初始间距设定
当把PCB文件开启之后，先去执行「工具」→「3D预览」，以此来保证全部的封装都被正确地导入到Step模型里。在「项目选项」→「3D模型」这个标签页面里，把器件的高度公差设定为+0.5mm，而这是预防结构件将元件压坏的第一道防线。随后于那「规则」，进而至「Placement」处，再到「Component Clearance」里去新建规则，将最小间距设置成为1.0mm，还要把检查范围挑选为「Different Components Only」。
【新手避坑】，常见报错是, 3D预览时，器件并不显示实体。其核心原因在于，封装库当中，未关联Step文件，或者路径已然丢失。快速解决办法为，在封装编辑器以内，重新加载Step模型，确认文件路径，不含有中文字符，保存之后，更新PCB库。
第二步 运行干涉检查并解读报告
启动检查是在「工具」→「3D冲突检测」里进行，要勾选“检测所有层”以及“包含钻孔”，精度挑选“高”。点击运行以后，系统会把冲突列表生成出来。这时重点去关注红色高亮的那些项，这些属于实际物理碰撞。要是出现黄色警告，通常是焊盘和丝印存在轻微重叠的情况，可根据实际灵活选择是否忽略。关键的操作，那就是要双击每一个冲突的项目，之后在打开的那个对话框里面，去查看「冲突深度」这个数值，还有，要是建议碰撞的深度低于0.1mm 的话，那就能够通过调整板的厚度或者器件的偏移来解决。
要避开的坑，存在常见的报错情况，即检测表现出来的结果全部呈现为绿色现象，然而实际上在进行装配的时候却出现了干涉的情况，其最为关键的原因就在于没有将结构件模型导入进来，能够快速实现解决的办法是，在「放置」其中的「3D体」这个选项里，把外壳Step文件导入进去，并且设定高度偏移量等同于板厚大小，之后再运行检测。
第三步 冲突修复与参数调优
针对高度敏感区域情况，推荐将连接器高度把控在8.5mm内，这当属多数2U机箱的标准极限数值，实测对比两种方案，方案A直接减低器件高度，代价是要更换元件型号，方案B在PCB上开设避让槽，保留原有器件，当冲突位置并非在结构件正下方时优先选用方案B，因为槽宽3mm、长度等同于器件宽度，对走线影响最小。操作的路径是，先进行「放置」这一动作，接着是「多边形切割」，之后要绘制矩形槽，并且要留意避开关键信号层。
【新手避坑】：常见出现报错情况，即切割槽之后DRC报告网络短路。其核心原因在于，切割这一动作对地层铜皮造成了破坏。有快速的解决方式，即在切割区域外1mm的地方添加地孔阵列，以此来维持地层回路的完整性情况。要是切割槽的深度超过了板厚的60%，那么就需要向PCB厂家咨询，从而确认加工的可行性情况。
高频完整的报错案例呈现为，在电源模块的位置处察觉到了 12 个干涉点，这些干涉点无一遗漏地全都集中在了散热器以及电解电容两者之间。一步到位的解决流程是，先要记录下冲突所涉及的坐标，接着在 3D 视图里进行旋转动作以此观察干涉所呈现的方向，经观察发现电容出现歪斜这种情况是由焊接偏移而导致的。操作方案为，把电容封装焊盘的中心间距由 2.54mm 调整成为 2.8mm，同时将焊盘孔径增加到 1.2mm，在重新进行布局之后干涉现象便消失不见了。标点符号。
此方法对柔性电路板或者超薄PCB（板厚小于0.8mm）并不适用，原因是开槽会导致板体强度欠缺，替代办法是采用低高度表贴电容，或者同结构工程师商议调整外壳限高设计，要记住干涉排查需在布局达成70%时开展，修改得太晚成本高昂，太早又缺乏关键器件位置参照。
