Mentor Xpedition高级功能：BGA等长绕线避坑指南

在我实际测试Xpedition VX.2.14期间，曾遭遇因在BGA区域进行等长绕线而导致DRC报错且无法消除的情况。

1 设置等长规则

开启CES（Constraint Editor System），在Net Class里寻觅目标差分对或者网络，以右键点击选择“Analyze”来实施拓扑提取，随后于“Matched Length”栏内直接输入目标长度值，像20mm这种，关键的操作是务必把“Tolerance”公差设定为0.1mm，不然绕线将会没完没了。

作为新手需要避开的坑，常见出现的报错呈现为 “Rule not satisfied” 这种情况，明明已经完成了环绕操作，然而却依旧显示为红叉标记。其核心导致原因在于没有勾选 “Include Pin/Package Delay” 这一选项。针对此问题的解决办法是，返回到CES的 “Net” 将页面，把 “Pin Delay” 这一列调出，勾选并启用它，如此规则才能够真正实现生效状态。

2 关键参数优化

绕线之前，必须得进入Edit Control，从中找到“Route”标签下的“Tuning”板块。要将“Tune Amplitude”固定参数从原本默认的2倍线宽改成30mil，这可是最优的推荐数值。设置的理由十分简单：幅度要是过大的话，在BGA密集区域就容易挤爆间距进而导致短路，30mil是兼顾绕线效率同时还有避让空间的安全阈值。

新手绕过线路时，铜箔会被“吃掉”，或者自动避让会失效，这是新手常遇到的情况。其根源，在于Dynamic Copper没有设置优先级。要解决这个问题，需在绘图模式下，选中铜皮，然后右键点击“Shape Priority”，接着将关键信号层优先级设置为数字“1”，如此一来，绕线的时候动态铜就不会随意乱动了。

3 手动绕线操作

去处：智能实用工具栏，摁下“调整”图标（图标乃一条带波浪的线）。挑出要等长的走线，用鼠标左键点击起始点，顺着走线方向拖拉，按下Tab键唤出悬浮窗，将“目标长度”锁定为20毫米。别一回绕完，分成两段绕，每段留出10%的余量用以微调。

以下是改写后的内容：【新手避坑】报错“未能寻得调谐路径”频繁出现，原因在于你所进行的拖拽方向与走线拓扑学方向相悖，正确的操作方式是顺着信号的流动方向，从驱动端朝着接收端进行拖拽，解决流程为：按下Ctrl+Z展开撤销操作，转动视角以确认芯片Pin脚所指方向，更换方向再进行拖拽便可。

两种实操方案对比

可以处理三至五根短线的手动绕线（Manual Tuning），其优点是精准且可控，能够针对孤岛区域单独实施调整；适合处理整组DDR总线的自动调谐（Auto Tune），虽说速度快，然而容易于转角处产生尖角。取舍的逻辑比较简单：在原型验证板方面，运用手动方式可确保通过第一版，而在量产板方面，采用自动方式并配合推挤以保障出图效率。

高频报错一次解决

碰上“DRC Violation 2130”这种报错情况，不要匆忙着急去删除线条然后重新再来。一步到位流程：先在Display Control里将“DRC”层打开，接着点选报错之处去查看坐标；再切换至“Smart Utilities”，点击“Fix DRC Violations”，勾选“Ignore Silkscreen”；然后，要是依旧存在报错情况，通过右键点击走线并且选择“Gloss”，把“Corner Rounding”参数设定为0.5mil，以使拐角能够圆滑地通过间隙。

这套方法于常规FR4板材、BGA pitch≥0.8mm的场景里很稳当，如果你正处理软硬结合板或者射频微波模块，并且绕线区域关联阻抗跳变，这种单纯的等长绕线会对阻抗连续性破坏，建议直接改用弧形走线或者分段式阻抗补偿来替换，你认为在DDR5这种速率情况下，绕线时预留的Tune幅度是否应当比DDR3进一步缩紧一些呢？