阻抗匹配 - 智行者IC社区

搜索

智行者IC社区

6/28

信号反射搞不定？高速电路原理与PCB端接实操

实测过DDR3 1600MHz的PCB走线，我遭遇过因信号反射导致系统随机死机的情况。反射到底怎么来的高速电路…

1.7K 000

智行者IC社区

6/26

高频信号必须短而直实测走线翻车与避坑指南

我亲自进行了Cadence Allegro 17.4以及Altium Designer 23的实际测试，跨过了…

2K 000

智行者IC社区

6/25

高速PCB抗干扰布局布线三步走实测电源地线优化避坑指南

这次是由我亲自进行了四层板高速CAN通信电路的实测，过程中我遭遇过信号反射导致通信失败的情况，只要依照步骤逐个…

1.5K 000

智行者IC社区

6/25

手把手教你画PCB差分线阻抗匹配与走线规则实测笔记

经历实测Altium Designer 23版本，遭遇过因差分线阻抗不匹配导致信号反射的情况。

#AltiumDesigner

2.1K 000

智行者IC社区

6/21

PCB信号反射问题实测：高速电路原理与阻抗匹配避坑指南

我亲自测试DDR4 2400MHz信号线，曾遭遇信号反射导致数据时钟抖动超出标准的糟糕情况按部就班地操作，新…

1.5K 000

智行者IC社区

6/18

差分布线线间距设多少？实测走线阻抗异常修复实录

我进行了实测，针对具有1.6mm板厚的四层板，我踩入了这样一个坑，即当踩过设为5mil的差分线间距时，结果阻抗…

1.3K 000

智行者IC社区

6/17

Cadence 17.4 PCB布局实操新手避坑指南

于我个人而言，对Cadence 17.4版本进行了实际测试，在此过程中，遭遇过诸如元件飞线处于无法对齐状态、规…

893 000

智行者IC社区

6/15

高速电路布线走线实测避开信号完整性坑点

我进行了 Altium Designer 22 的测试，用它来制作 4 层高速电路板，在此过程中我遭遇了过孔反…

#信号完整性

874 000

智行者IC社区

6/11

PCB项目实战避坑指南新手最易踩的3个设计雷区

我试过Altium Designer 23.5的版本，在信号完整性和电源完整性联合调试方面栽过跟头。

1.2K 000