高速电路 - 智行者IC社区

搜索

智行者IC社区

6/28

信号反射搞不定？高速电路原理与PCB端接实操

实测过DDR3 1600MHz的PCB走线，我遭遇过因信号反射导致系统随机死机的情况。反射到底怎么来的高速电路…

1.7K 000

智行者IC社区

6/24

高速电路PCB布局避坑实录：3个接地与走线硬步骤

通过我亲测, Altium Designer 23.5以及Cadence Allegro 17.4，存在高速信…

2.9K 000

智行者IC社区

6/21

PCB信号反射问题实测：高速电路原理与阻抗匹配避坑指南

我亲自测试DDR4 2400MHz信号线，曾遭遇信号反射导致数据时钟抖动超出标准的糟糕情况按部就班地操作，新…

1.5K 000

智行者IC社区

6/19

高速电路布线怎么画？这篇实战笔记全讲透

我亲自进行了Cadence Allegro 17.4版本的实际测量，遭遇了信号反射导致时钟抖动、蛇形线阻抗不连…

#信号完整性

2K 000

智行者IC社区

6/18

高速电路功耗优化实战：三招降低30%动态功耗

就我进行的Xilinx Virtex - 7 FPGA开发板的实际测试而言，曾经遭遇过动态功耗陡然猛增直至12…

#信号完整性

1.1K 000

智行者IC社区

6/17

高速电路布线手把手实操：避开这3个坑，信号完整性能翻倍

我实际测过Altium Designer的24.2.1版本，曾遭遇差分对等长布线导致时序出现混乱，且过孔阻抗不…

#AltiumDesigner

1.8K 000

智行者IC社区

6/16

高速电路功耗优化实战：别再死磕频率，调对这几步功耗直降30%

实实在在进行过XilinxVirtex - 7 FPGA高速设计项目的操作，遭遇过因动态功耗急剧飙升导致芯片温…

806 000

智行者IC社区

6/15

高速电路布线走线实测避开信号完整性坑点

我进行了 Altium Designer 22 的测试，用它来制作 4 层高速电路板，在此过程中我遭遇了过孔反…

#信号完整性

874 000

智行者IC社区

6/13

高速电路功耗优化实战：压降难题与低功耗设计套路

我实际测过某款FPGA高速数据采集板，其核心芯片是Xilinx Kintex - 7，核心电压为1.0V

1.6K 000