智行者IC社区6/26原理图引脚号对不上?三步强制同步法我亲自测定了Cadence OrCAD Capture 17.2版本, 在经过将原理图画完之后, 遭遇了导入A…技术分享#AllegroPCB1.5K 000
智行者IC社区6/4Allegro PCB设计新手速成 三步搞定常见报错与布线优化自己实际测试了Allegro 17.2版本, 遇到过最令人头疼的DRC报错情况, 还有走线卡顿的问题, 新手依…技术分享#AllegroPCB763 000
智行者IC社区6/2Allegro PCB设计速成手册 新手必踩的3个坑与避坑实战经本人实际测试, Allegro 17.4版本, 曾遭遇元件飞线胡乱飘动、铺铜无论如何都不成功、规则设置不断报…技术分享#AllegroPCB1.4K 000
智行者IC社区5/23Allegro PCB设计实战:三个步骤搞定差分线等长绕线,新手不再报错作为亲身进行过Allegro 17.4版本实测的人,遭遇过失控狂想般疯狂报错的差分线等长绕线情况,经历过了绕了…技术分享#AllegroPCB2.8K 000
智行者IC社区5/3Allegro PCB设计避坑指南:3步搞定敷铜DRC报错本次由本人亲自进行了Allegro X 24.1的实测,在此期间碰到了动态铜皮静态化后短路却查找不出的状况,以…技术分享#AllegroPCB2.5K 000