我亲自测定了Cadence OrCAD Capture 17.2版本，在经过将原理图画完之后，遭遇了导入Allegro PCB时引脚编号与原理图怎么都对不上的情况。
第一步：在原理图元件库中逐一核对封装名与Pin Number
着手开启原理图库文件，寻觅到出现差错的元件，通过双击的方式进入Part属性编辑界面。在左侧“Pin”列表当中，认真细致地查看每一根引脚的Number以及Name，是否跟你的元件数据手册全然达成一一对应。众多新手惯常采用直接复制粘贴封装的做法，结果导致某根引脚的编号自动转变成为“0”或者“1”，进而产生原理图与PCB上的网络名出现错位的情况。
针要避开的坑：存在的最为常见情况就是，芯片一角那儿的所有引脚编号，全部都变为了“0”。其原因在于，绘制元件期间，错误地把整排引脚设置成了“Unused”状态，又或者是在复制引脚时，没有对Number字段进行重置。解决的办法是，回到Pin编辑窗口，将错误引脚删除掉之后，运用Place Pin Array重新生成一排有正确编号的引脚，逐个地输入从1到N的序列号。
第二步：让网络标号强制关联封装焊盘
处在原理图网页里面，当确认全部引脚的Pin Number已然填好了正确数值之后，下面所要做的便是促使这些引脚编号跟你的PCB封装焊盘编号进行强制关联。选定出现问题的元件，通过右键点击选择Edit Part，进去元件封装属性界面，找寻Pin Mapping选项卡。在此处能够看到原理图引脚与PCB封装焊盘之间的映射表。
新手需留意避坑情况如下：要是在Pin Mapping当中察觉到某一引脚的Map值呈现为空的状态，抑或是显示为“Undefined”，那就表明原理图引脚并未能正确地映射至封装焊盘。最为常见时常出现的报错情况是“Pin number mismatch”，其原因在于封装库里焊盘所对应的编号跟原理图里此一引脚的Number并不一致。举例来讲，原理图里引脚标记为“1”，然而封装里面焊盘的编号却是“A1”。在封装绘制工具里，比如PCB Editor Footprint中，把焊盘编号变换为“1”当作解决办法，或者在Pin Mapping选项卡内通过手动下拉来挑选正确的映射，这是解决方法。对于QFN/QFP类封装，一致采用“Pin_1”与“A1”这种复合编号模式作为推荐最优值，以此防止单数字映射出现混乱。
第三步：通过网表导出验证引脚一致性
执行完上述两步之后，在OrCAD中执行Create Netlist，选取Allegro PCB Editor格式。导出结束之后，使用记事本打开所生成的.net文件，查找此目的元件，查看所有引脚编号是不是都跟随着对应的网络名。要是发觉某个引脚后面跟随着“NC”或者“No Pin”，表明先前两步做得不彻底。
新手避坑：常见报错是“ERROR: Pin number ‘xxx’ not found in package ‘yyy’”。这个错误通常是因为封装里的焊盘数量小于原理图里的引脚数量。例如原理图有48根引脚，封装里只画了48个焊盘，但编号从1到48，中间缺号就会报错。解决流程：1）打开封装文件，检查焊盘编号是否连续；2）如果缺少某个编号，在封装里用Padstack补上缺失的焊盘；3）重新生成网表并验证。两种方案对比：方案A是改封装焊盘编号，适合封装与原理图差异较小的情况；方案B是改原理图引脚编号，适合封装是标准件不易修改的场景。新手建议用方案A，因为改动少且不易出错。
针对绝大多数处于Cadence流程情况下所产生的引脚编号冲突问题，上述列举的方法是适用的。要是你所运用的是PADS，又或者是Altium Designer，那么它们各自有关的操作途径会存在差异，然而其核心的思考方向却是一致的，那便是采取强制性手段去达成原理图里引脚的Number与封装焊盘的编号能够逐一进行对应。如果你所使用的封装是从第三方那里下载获取的，或者你的原理图是由别的人员负责绘制完成的阶段实施的，在此有个建议是，最好先开展一次交叉检查工作：也就是把每一个引脚的编号以及封装焊盘所对应的编号打印编制成为有数据可看并易分辨的表格，然后，在表格的基础上通过运用人力手动方式再逐一对它们进行核对一次。当原理图里脚的个数同封装焊盘的数量不相同时，这是不适用的场景，比如说原理图存在六十四枚引脚，而封装刚存在四十有八个焊盘，在这种情况下头，要先行对引脚数量的匹配调整，之后折返回来做同步。有一种简便的替代办法，是于Allegro的Symbol Editor里头，借助“Assign Pin”功能去通过暴力手段进行映射，然而效能比较低下，并且极易出现差错，仅仅适用于少数有几个引脚的情况情况当中。
