模拟IC前端靠经验，后端靠体力，这是很多版图工程师的真实现状。
相比数字IC自动化程度高，模拟版图长期高度依赖人工：拓扑梳理、布局规划、布线匹配、约束检查、DRC修错……大量重复性工作挤占研发周期，且非常依赖个人经验。
尤其是项目紧、迭代快的时候，痛点被无限放大：、
|
✅ 人工布局耗时久，不同工程师风格不一，设计质量不稳定 |
|
✅ 布线后频繁爆DRC、LVS问题，反复返工拖慢流片节奏 |
|
✅ 优秀版图经验难以沉淀，新人上手慢、团队复用率低 |
|
✅ 迭代改版成本高，微调电路就要重新适配版图布局 |
行业一直在寻找解决方案：能不能让模拟版图，也实现标准化、自动化、可复用？
