新手入行硬件，最贵的学费是打样回来的板子点不亮。板子不像代码，改了重跑就行，一块板子一投出去就是几千上万，错了就是废板。这篇把新手最容易踩的工程大坑提前摆出来，都是同行拿钱买来的教训，能避一个是一个。
封装错，板子白打
封装是 PCB 设计翻车率最高的一环，没有之一。引脚间距差一点、焊盘尺寸小一截、丝印极性反了、位号方向错了，板子回来器件就装不上。
最常见的坑是图省事从网上拷封装，拷完不核对器件规格书。规格书是唯一的准，网上库再像也不作数。正确的习惯是建库必须对照规格书逐项核对，建完还要二次审核，这环省下来的时间，后面都用板子赔回去。
网表报错不清理，布线白干
原理图转 PCB 的网表，报错必须清零再开工。缺封装、引脚对不上、网络悬空，这些报错不处理，你布线布的可能是错网络，或者布到一半发现器件都摆不齐。
新手常见心态是“先布起来再说，报错回头处理”，结果回头就是大改。工程习惯是任何报错都不带进下一步，这条规矩比画板技巧重要得多。
布局图省事，布线全还债
布局阶段省的事，布线阶段全部加倍还回来。把器件按原理图顺序一排排摆，模块不分、电源不近、高速不管，到布线的时候线绕来绕去，板子又大又乱，信号质量还差。
布局是 PCB 设计的灵魂环节，功能分区、电源靠近输入、去耦电容贴近引脚、高速器件靠连接器、晶振远离干扰，这些规则每一条都别偷懒。
电源线宽算不明白，板子过流就烧
电源网络的载流能力靠线宽和铜厚，新人最容易犯的错是电源线和信号线一样粗。负载电流一算，线宽不够，板子一上电就发热，重则烧板。
工程上电源线宽要按电流算，还要留余量，多层板电源层要规划分割，过孔数量也要够。这些在原理图阶段就要想清楚，不是布线阶段拍脑袋的事。
高速信号凭感觉走，点不亮是常态
上了高速信号，凭感觉布线就是赌博。阻抗不匹配反射、等长超差时序错、回流路径断信号废，每条高速线的背后都是物理规律，不按约束走，板子点不亮是常态。
正确的做法是上约束管理器和仿真。高速 PCB 设计学习的第一步不是学布线技巧，是学约束和仿真的工程方法，让规则驱动布线，让数据验证设计。
光绘输出翻车，最后一哆嗦前功尽弃
多少板子死在这一步。层选错了，正负片配置错了，钻孔文件漏导了，光绘参数和工艺不匹配，哪个错都能让板子报废在工厂。
投板前的规范动作：底片逐层核对、钻孔三件套齐全、用 Gerber 查看工具整体预览、把光绘文件和 PCB 设计文件打包一起发工厂。别嫌啰嗦，这一步就是生死关。
DRC 不重视，问题全留到板子上
DRC 清零是投板硬条件，不是可选项。开短路、间距、未连接引脚、丝印打架、钻孔重叠，每一项都要过。但也要记住，DRC 清零不等于板子没问题，规则检查只是兜底，工程评审才是关键。
每个坑背后都是一套规范
说了这么多坑，你会发现每个坑背后都是同一件事：工程规范。规范不是流程主义，是血泪换来的保护。老工程师画板快，不是因为手快，是因为规范内化成了习惯，坑都提前避掉了。工程规范这一课，对应的正是 PCB 岗位要求里最常见的筛选项。
想系统避坑，光靠听不够，要在一个有反馈的环境里练。合肥那边的智行者 IC 社区，中之芯创旗下，做 PCB 硬件设计实训和集成电路 EDA 技术学习交流平台，实训用 Allegro 带真实项目，每一步做错都有人立刻指出来，封装、网表、布局、约束、光绘全流程把关，地址在合肥，官网 www.zxzic.com。有反馈的练习，一个项目顶自学踩坑十次。
