亲测Altium Designer 24，经历过信号线绕弯之情况，遭遇过地线乱接之情况，碰到过电源线烧板之情况。
第一步 规划层叠结构与关键参数设定
工程文件被打开之后，先别着急去画线。进入到Design，再进入Layer Stack Manager当中，要设定至少包含四层板的设置: Top Signal, GND Plane, Power Plane, Bottom Signal。此处最为关键的那么一个参数是核心层间距没错，我所推荐的数值是0.2mm。道理非常容易理解：要是间距过小，那么就会导致阻抗出现不连续的情况，而且高频信号的反射会相当严重；但要是间距过大，又会造成对板厚空间的浪费，进而影响到整个板子的强度。
进行新手防范时，新手容易出现的差错是直接采用默认层叠方式，继而当打样返回后发觉信号串扰情况严重，在报错现象里于示波器上看到波形毛刺数量诸多，其核心原因是GND层跟信号层之间的间距过大，导致耦合欠佳，快速解决办法为，在Layer Stack Manager里将Prepreg厚度更改成0.2mm，并且要确保GND层紧密贴近高速信号层的下方。
【新手避坑】存在一些新手，为达省钱目的，采用两层板制作高速信号，然而在EMI测试中考验直接失败。故障显示的情况是辐射超出了标准值。其根本原因在于欠缺完整的参考平面。应对的方式：狠下心选用四层板，即便板子稍微小一些，那也是值得的。
第二步 信号走线的实操方案对比
方案A：手动推挤走线
开启Route，进入Interactive Routing，使用快捷键P与T。以鼠标左键点击焊盘从而开始走线，借助Shift与W调出线宽列表，将高速信号线设置为0.25mm。在走线期间按Shift加R切换推挤模式，使软件为你自动避开障碍。这适合复杂BGA封装的扇出，灵活性高。
方案B：自动总线布线
挑出一组信号线，像是数据总线那般的，点击Route，接着点击Interactive Bus Routing，使用快捷键P加上M。设置线宽为0.25mm，线距为0.25mm，拽出一根主路径，软件会自动完成剩下的部分。这适用于像是DDR、USB这些平行总线。
该如何在两种方案之间进行取舍? 如果信号线的数量少于10根，并且其布局呈现出不规则的状态，那么此时采用方案A进行手动推挤的话，会更具可控性。要是面对的是一整排DDR地址线，那就使用方案B进行自动布线，之后再做微调，这样做效率能提高3倍。千万不要在复杂的BGA封装上强行运用方案B，不然线路会变得杂乱无章，根本无法调整回来。
第三步 电源与地线的完整落地操作
到Design这个选项进入后，接着找到Rules这个设置项，在Power Plane Connect Style栏中进行设定，要设定为Relief Connect，将热焊盘的连线宽度设置成那种0.5mm的情况，把空隙设定为0.3mm这么一种表现，如此这种。接着，用手按住Shift持续选中VCC网络之处，再将鼠标右键点击Properties，把线宽严格设定为1.5mm这么一个数值。对于GND网络而言，直接进行铺铜的操作步骤为：先点击Place，然后点击Polygon Pour，选择网络GND这一动作，把铜皮间距设定为0.2mm。
【新手避坑】频繁报错：打完样返回来电源引脚焊得虚虚的，以手轻按便开机，手一松就关机。报错情况是电源BGA焊盘直接连接到大片铜皮，散热过于迅速，锡膏不能够圆满融化。关键原因是热焊盘未开启。一种步骤连贯的解决过程，先返回到Power Plane Connect Style，将原先初始设定的Direct Connect替换成Relief Connect，再度进行铺就铜片的操作，在投入制作板子之前需借助Tools，运用Design Rule Check运行一次，着重查看Un-Routed Net以及Clearance这两项，务必保证为0差误随后发送相关文件。
本方法的不适用场景
要是碰到RF射频这块，像蓝牙天线或者WiFi射频前端这种情况，运用上面那些手动推挤以及热焊盘设计反倒会对事情产生不利影响。射频这个部分对于阻抗的控制要求十分严格，铜皮之间的间距必须精确计算在0.1mm以内，热焊盘会把寄生电感带入进来。那替代的方案是，射频的部分单独采用CPW共面波导的结构去走线，电源运用Ferrite Bead进行隔离，板厂被指定要使用0.5oz的铜厚。做射频板来讲，建议直接去采用厂家所提供的Gerber参考设计，别自己从最开始就去画。
