我实际测过Cadence Allegro 17.4版本，遭遇过布局时软件瞬间没了响应，保存的文件出现丢失情况，铺铜时陷入卡死状态，这三个严重问题。
第一个步骤 关闭实时DRC和动态填充
揭开Allegro PCB Editor界面盖子，轻点菜单栏里的Setup，转而点击User Preferences。先是在左侧的Category树那儿，先后依次地展开Display，接着再展开Opengl，之后去找那个叫做disable_opengl的选项，随后把它的值设定为TRUE。
【新手避坑】
众多人在勾选完选项之后，直接点击OK便离去，然而重启软件时却发觉设置并未生效。核心的出错原因在于, Allegro需将软件完全关闭，之后再度打开方可加载新配置。报错情况为设置后铺铜依旧卡顿，正确的做法是先点击Apply，接着点击OK，退出软件，结束掉任务管理器里所有的allegro.exe进程，随后再重新打开工程。
第二个步骤 合理配置铺铜参数
在Allegro界面内，点击操作，所点击的对象是Shape，之后再去选择Global Dynamic Shape Parameters。
【新手避坑】
铺完铜之后，出现了大量的孤岛形铜皮，或者存在铺不满的情况，常见的报错是“Shape may be too complex to fill”。其核心原因在于, Artwork format被错误地设置成了Gerber 6×00，而这个旧的格式会导致形状的计算量急剧增加。较快的解决办法是切换回到 Gerber RS274X，同时将 Supress shape fill 勾选好，然后再重新进行铺铜生出操作。
关键参数推荐值
为铺铜设置的Line width的值是5 mil，为何是此值呢? 依据实际生产得出的经验来看 , 5 mil是光绘机解析度常常会用到的下限，若值更小，就会增长文件数据量，进而导致软件运行速度变慢，要是值更大，便会对细间距区域的铜皮精度产生影响。该值在实现对精度保证的情况下，会显著减轻Allegro的图形计算负载。
两种实操方案对比
在此存在两种针对复杂PCB处理的方案，方案一是，将模块进行分区域铺铜，先要把板子划分成电源、地以及信号这三个区域，接着各自独立地进行铺铜，最终 utilizes Merge shape 合并；方案二则是，直接对全板进行铺铜，随后借助 Shape → Manual Void 进行手动挖空。场景取舍的逻辑清晰得很：设想一下，要是你的板子层数超出了6层，而且元件数量比200个还要多，那就得采用方案一，这是由于它能够削减单次铺铜的运算量，进而避免出现卡死的情况；反之，要是仅仅是4层以下的那种简单板子，那么方案二会更具速度优势，用不着做来回换挡区域的操作。
高频报错一次解决
经常碰到 “Database integrity check failed” 这样的报错情况，在弹出窗口之后，软件就会直接出现崩溃现象。达成完整解决流程的步骤其一为，即刻退出软件，且不要去点击弹窗上面的任何按钮,；其二是，去到工程目录下寻找到.brd文件，然后复制一份作为备份；其三乃，开启Allegro，点击File之后再点击Import接着点击Logic，选择Other，在Input file里选取备份文件，勾选Replace entire netlist；其四是，点击Import重新去导入网表，软件会自行修复数据库索引。若是依旧出现报错情况，将备份文件的后缀转变为.dra，借助Symbol Editor打开，随后另存为新的.brd文件，然后再重复上述所提及的操作。
这种办法对于Cadence 16.6以及其之后更高的版本而言都是有效的，然而要是你所使用的是Allegro 15.x这样比较古老的版本, OpenGL设置的路径存在不一样的情况，那么能够直接越过第一步，转而采用Setup → User Preferences → Display → Display里的gl_disable选项。一旦碰到从Altium Designer转过来的工程，提议先运行一回Database Check工具，以此防止格式兼容方面的问题。
