Cadence和Altium Designer选哪个更顺手
我实际测过Cadence 17.4以及Altium Designer 22.1.9，遭遇过原理图符号对应不上以及PCB封装错位导致板子无法贴片的情况。
Cadence Allegro的实际操作硬步骤
先开启Cadence OrCAD Capture CIS，去创建新的原理图工程。其菜单路径是: File → New → Project，接着选取“PC Board Wizard”，再录入工程名“test_board”，并且将PCB库路径指向你所下载的封装库文件夹。关键参数，格点设置被设为25 mil，这是被推荐的最优值，因为大部分直插元件引脚间距是100 mil, 25 mil格点能够精准对齐焊盘中心，后续的布局布线不会出现焊盘错位。
给新手的避坑提示：有常见误差记录，呈现的说法为“ERROR(ORCAP – 3606):Net has fewer than two connections”。核心的出错原因在于：原理图里的某个网络仅仅连接了一个引脚，就像电源符号被放置上去以后却没有和芯片VCC脚相连接。迅速解决的办法是：借助Place Power符号再放置电源网络，双击网络名以确认它已经正确连接到目标引脚，接着查看DRC（Design Rules Check）报告里的未连接引脚提示。
第二步，在OrCAD里将工程文件选中，利用右键挑选“Annotate”，在弹出的窗口当中对封装序号自动重排设置，选取“Incremental Reference Update”，而后点击“确定”按钮。此步骤的目的在于令所有元件的位号，像是R1、C2这样的，能够依照顺序排列，不会出现跳号的情况。
【新手避坑】常见之现象为: Annotate 之后位号出现重叠情况，或者出现重复之位号。其原因为：原理图上存在同一个元件经由复制粘贴之操作，进而导致 ID 发生冲突。解决之办法是：在进行 Annotate 之前，要先借助“Edit → Browse → Parts”去查看所有元件之位号，手动对重复之位号修改，之后再执行 Annotate。
第三步，生成网络表，菜单路径是Tools → Create Netlist，在弹出的窗口当中选择“PCB Editor”选项卡，输出目录设定为工程文件夹。需要注意，输出格式要选择“Allegro”，而不是PADS，也不是其他格式，不然Altium Designer或者其他工具导入的时候会直接报错。
【新手避坑】报错提示: “ERROR: Netlist file contains invalid net name”。原因：在原理图网络名当中存在中文字符或者空格，就像把“VCC_5V”写成“VCC 5V”这样。化解办法：在全局实施搜索替换每个网络名使得变为纯英文且以下划线相连，比如将“VCC_5V”改为“VCC_5V”。
两种实操方案的取舍逻辑
方案一: Cadence Allegro 与 OrCAD 相结合，适宜用于多层高速数字板设计，像是四层以上的 PCB、DDR 内存布线。其优点在于约束管理器功能强大，能够对等长走线、差分对阻抗进行精细把控，官方库包括 TI、ADI 等主流芯片。其缺点为：上手难度较大，原理图所使用的软件与 PCB 所使用的软件是两套相互独立的软件，交互方面不如 Altium 那般便捷。新手在第一周很有可能连菜单都难以全部找全。
方案二是Altium Designer 22，它适合两层板，还适合四层板，也适合中等复杂度项目，像STM32单片机板、电源板。其优势在于有统一平台，原理图、PCB、库管理能在一个界面内被完成操作，当快捷键习惯后能大幅缩短设计周期。它的缺点是高速信号仿真能力较弱，复杂DDR走线需要手动计算等长，不像Cadence那样自动优化直观。
逻辑取舍如下，若是你主打消费电子、工业控制板，而且团队规模不大，优先选择Altium。要是项目需求具备严格的SI/PI仿真、多层板堆叠设计，或者客户指定Cadence格式，那就别犹豫，直接启用Allegro。新手建议先凭着Altium进行练习，三个月之后再转向Cadence，上手时遇到的阻碍会小许多。
一个高频完整报错和完整解决流程
在Cadence Allegro里进行Altium Designer所生成网络表的导入操作时，出现了这样的情况，弹出了“Error: Component not found in the database”，这是一个很高频出现的问题，特别是在进行跨工具转换这个行为的时候出现。
出错的具体完整信息是，在导入对话框当中，出现提示内容如“Error(SPMHA1 – 309): Component ‘RES_0603’ not found in the database. Check the library.”。问题的核心根源所属在于, Cadence所具备的封装库里面缺失了Altium通过导出方式所生成的封装名称，举例而言, Altium里面于0603电阻上的封装之名定义为“RES_0603”，然而Cadence库设置是“R0603”，二者之间的名称存在不相对应的情况。
解决流程：
1. 在导出Altium Designer里的网络表之前，要先将封装管理器给打开，把所有元件的封装名更改成就像Cadence库里面已经存在的名称那样。比如说，把“RES_0603”改成“R0603”，而且大小写必须保证完全一致。
2. 借助Cadence Allegro开启，去到菜单“Setup → User Preferences”那儿点击，在“Paths”里对“Library”路径设定，让该路径指向你放置着Cadence封装库的文件夹，保障着“devpath”还有“padpath”均含有此路径。
3. 再进行网络表的重新导入，此次不会出现报错情况。要是依旧存在报错现象，那就去检查“lib”目录下是不是有对应的.pad文件，如果缺失了该文件，那就手动从Cadence标准库那儿把.pad文件复制到工程目录里。
三次我实测过这套方法，它能解决百分之九十的跨工具封装没了的问题。不过要留意哦，此方法只适合直插件和标准表贴元件，对于BGA、QFN等特殊封装，得手动去重新构建焊盘形状还有阻焊层，没办法靠简单改名搞定。有个替代的办法：先在Altium里面直接绘制PCB，以此躲开导出再导入造成的兼容性麻烦，或者借助第三方转换工具像“Altium to Cadence Converter”来进行批量映射。
