我实际测了Mentor Xpedition VX.2.14，踩过新建项目时元件库没办法加载的那个坑。
第一步 新建项目并正确配置库路径
开启Xpedition桌面，按下Launch下的PCB Design按键，进入之后挑选File > New Project。在General选项表里，将Project Type选为Standard，把Design Name填入你的PCB名。最为关键的是Libraries选项卡，好多人直接点击OK，结果后续发觉元件全部遗失。
【新手避坑】：有这样的报错情况：当项目被打开之后, Symbol或者Cell列表呈现为空的状态，其原因在于：默认的库路径是软件安装的目录之处，然而新手并未将自定义的库添加进去。有快速解决的办法：在新建项目时，在Libraries选项卡这儿展开点击Add操作，去选择你存放库文件的文件夹，就比方说C:MyLibs，将Make Local Copy勾选以此防止路径一变更就失效了。
第二步 绘制原理图并设置栅格参数
在Project Explorer里将Schematic文件夹展开，双击进而打开Page_1。在连接导线之前，先行按下键盘上的G键，以此调出Grid Settings。推荐的最优数值是：把Displayed Grid设置成100mil，将Snapping Grid设置成25mil，如此一来走线的对齐程度较高，而且又不至于过于密集从而导致误连。在放置元件的时候，从Library, Explorer把Symbol拖拽至画布当中。
关于新手该如何避开一些问题说明，出现下列这种报错问题的现象是，导线联接做完之后那些飞线却依旧还在；之所以如此这种的究其根源在于，元件的引脚在其属性那里未曾正确地去分配网络；针对此情况的解决方式是，双击元件的引脚，在属性窗口当中找到网络名称，手动去填入准确无误的网络名字，就像VCC或者像GND这样等，要保证这个填入的和电源符号是保持一致的。
第三步 从原理图转PCB并摆板
图画完原理图之后，点击菜单栏那儿的 Forward to PCB。在弹出的窗口当中，如果提示“Netlist inconsistency”，就别慌张。这儿存在两种实操方案对比：方案 A 是直接点 Yes 去强制覆盖，适用于小改动；方案 B 是点 No 接着手动比对差异，适用于设有大量预设走线的复杂板子。针建议优先采用方案 A，流程比较快速，后续能够进行统一调整。
【新手避坑】：报错呈现的现象为：在转成PCB之后出现了呈现红色的、呈X形状的标记。原因是：元件的Footprint在库里寻觅不到。能够迅速解决的办法为：在PCB模式的情况下，用右键点击元件，选择Replace Cell，从本地库那里手动去指定与之相对应的封装，譬如SOIC-8或者0805电阻。
第四步 设置叠层并布线
在PCB视图时，点击Setup，再点击Layer Definition。在叠层设置当中, Signal Layer选择2层，也即是Top以及Bottom，Prepreg厚度设定为4mil，其理由在于如此能够兼顾信号完整性以及制板成本。在布线时使用Route，再使用Interactive Route，按下Ctrl+W进而快速切换走线角度。
需要避开的坑来了，出现的报错情况即为，在进行走线操作的时候提示这样一句话“Failure to route due to clearance violation”，其导致出现该情况的原因是，间距规则所设置的数值过于小啦，而相应的解决方案是，先进入到Setup这个选项当中，然后找到Clearance Rules这一项，接着把Track to Track这个参数从原本的5mil修改为8mil，如此这种便完成了整个操作流程。
第五步 执行DRC检查并输出Gerber文件
布线完成之后，去点击Verify，接着再点击那个Design Rule Check，随后勾选全部的检查项，然后点击Run。要是看到出现报错“Net missing pad”，这可是属于高频完整报错。完整的解决流程，先是右键点击那个报错的Net，选择Highlight的操作，之后再回到原理图找到对应的网络，去检查一下是不是存在悬空引脚，补焊一根导线或者放置No Connect符号就能够解决。点取最后的Output，选择Execute Generate Gerber该项子操作，将格式选定为RS-274X，在输出之前要确认, Drill那个层面也已经勾选好了。
本方法不适用于才导入的第三方网表文件，原因是缺失Xpedition原生库的映射关系。替代办法是手动导入网表之后，在Library Manager里再度关联Symbol和Cell，虽说多了一步，然而能够确保数据一致。
