退休电子工程师分享Mentor Xpedition实战避坑指南:参数设置与布线技巧

发布于 更新于
2,075
详情介绍
智行者IC社区持续更新技术干货、实操教程、案例分享与常见问题解答,为学习者提供实用的学习参考资料。

身为一名于电路设计范畴历经多年摸爬滚打岁月的资深工程师,从起初的DOS版本工具直至现下的Mentor Xpedition,我目睹了EDA软件的迅猛发展态势,这款工具具备强大功能,然而如果要操控驾驭它,防止在项目关键阶段出现问题,那就必定得精通一些核心的实战精妙方法和参数设定逻辑,就在今天,我依据自身经历体会,讲述那些新手极易踏入的陷阱,以及怎样高效达成设计。

我亲自进行了Mentor Xpedition VX.2.11的实测,经历到了因封装库路径设置出现错误进而导致元件丢失这样实际操作过程中容易碰到的难点。

## Mentor Xpedition如何设置中心库路径避免元件丢失

将Mentor Xpedition打开,待进入项目之后,别着急着手进行画图。把顶部菜单栏的“Setup”点击一下,在下拉菜单里寻觅到“Project Settings”。在弹出的对话框当中,切换至“Library”选项卡。此处的关键之处存在于“Central Library”的路径设定当中。你务必要把路径精准地指向由公司统一进行管理的中心库服务器地址,或者明确为本地已经校验过的库文件夹,比如象\ServerEDALibCentral_Lib 或者 D:Mentor_ProjectsLibs这样的。当路径填写结束之后,一定得点击“Validate”按钮去实施验证,以此保证状态呈现为绿色的“Valid”。

【新手避坑】

这一步最为常见的报错情况是,在打开原理图时,或者打开PCB时,大量的元件呈现为红色问号状,又或者全然空白。核心的出错原因乃在于,路径指向出现错误,要么是中心库文件自身已然损坏。能快速解决的办法是这种:其一,去检查路径当中是不是含有中文类型字符或者特殊符号,统统变更为英文;其二,跟库管理员取得联系,从而确认服务器地址以及权限;其三,可以试着把中心库完整地拷贝到本地,并且再度设置指向本地路径。

## Mentor Xpedition差分对布线怎么设置等长规则

在PCB设计界面里,选中要设置的如USB_DP/USB_DN这种的差分对网络。接着右键点击,随后选择“Properties”,在弹出的属性窗口当中寻找到“Net Schedule”。点击“Create”以创建一条新的规则,把其类型选定为“Differential Pair”。在规则编辑器内,找到“Tolerance”参数栏,将等长公差值设定成“5mil”。这个值,针对多数高速数字信号,像USB2.0以及HDMI而言,是一个将性能与布通率平衡的推荐值。其设置理由如下,过小的公差,比如说1mil,会导致布线难度大幅增加,然而过大的公差,例如20mil,却有可能无法达成信号完整性要求。

【新手避坑】

设置之后再开展布线,软件有可能会提示“无法满足长度约束”。其核心原因常常是布线通道过度拥挤,或者是差分对自身走线绕路过多。有快速解决的办法:先运用软件的“Auto-interactive Length Tuning”功能(在布线模式下按下快捷键Shift+A)自动去添加蛇形线;要是空间不足,那就需要对布局作出调整,为差分对预留更为宽松的布线区域。

1. 当结束布线操作之后,要去执行设计规则检查也就是DRC。先去往菜单那里寻找Tools选项进而点击它之后,再去点击Verify Design项,之后点击进去Design Rules Check选项。弹出由DRC设置起来的面板时,要保证所有如像Clearance、Width、Antenna这类用于检查的项目被勾选上,之后点击一下Start Check。

2. 生产文件(Gerber)被生成,借助菜单“File”,经由“Export”,再到“Fabrication Data”从而进入光绘输出界面,在“Layers”选项卡里,一层一层去核对每层光绘的“Film Box”尺寸,这尺寸必定要和板厂所要求的“加工尺寸”完全相同,一般是板子外形每边向外扩展100mil。在“Apertures”选项卡里头,挑选具有“Embedded Apertures(RS274X)”这种格式的内容。

3. 点击“Reports”菜单,从中选择“Bill of Materials”,在模板内挑选公司标准的 BOM 格式,输出装配图与 BOM。针对装配图,在“File” -> “Plot”里,设定仅打印“Top Assembly”和“Bottom Assembly”层,并把线宽设为细线(像 0.2mm),以此清晰展示位号。

【新手避坑】

产生Gerber时,最为常见的报错情况是,出现了“Aperture未被定义”这种情况,或者是发生了“层对齐方面存在错误”这种情况。而其核心根本原因在于,光绘设置里面的光圈表,具体而言也就是Aperture List,它跟实际所运用的焊盘,还有线型,并不相互匹配。针对解决流程,第一点,在导出之前,执行一次“Tools” -> “Aperture Report”,进而生成针对当前设计的光圈报告,以此展开核对;第二点,在输出Gerber时,优先选用“RS274X”格式,在这种格式下,能够把光圈信息嵌入文件;第三点,一定要采用免费的GC-Prevue或者CAM350软件,去查看所生成的Gerber文件,在确认没有差错之后接着进行发板。

将两种布线方案对比,分别是手动布线以及自动推挤布线。对于时钟、电源等关键信号而言,我很强烈地推荐采用手动布线,其快捷键为F2,借助“Ctrl + 鼠标点击”能够精准控制拐角以及线宽,可靠性是最高的。对于数量众多的数据线来说,便可以运用自动推挤布线,其快捷键是F3,并且要把“Grid”设置成“5mil”,以此在保证整齐度的情况下提升效率。取舍逻辑很明确:关键路径求稳,非关键路径求快。

中小复杂度的多层板设计,主要适用此方法,其核心优势是流程清晰,可控性强。然而,对于超大规模、引脚数过万(比如大型FPGA或多核处理器)的板卡而言,全程借助手动调整将会异常耗时。在这种情况下,更适用的替代方案是:完成关键网络手动布线之后,借助软件强大的“Batch Route”功能,针对剩余大量网络展开批量自动布线,随后再开展局部优化以及检查,如此能够大幅提升整体设计效率。

常见问题(FAQ)

打开原理图或PCB时大量元件显示红色问号怎么解决?
多半是中心库路径指向错误或库文件已损坏,先检查路径中是否含中文或特殊字符并改为英文,再确认服务器地址与权限,也可把中心库完整拷贝到本地并重新指向本地路径。
Mentor Xpedition差分对的等长公差设多少合适?
把差分对规则的Tolerance设为5mil,这个值对USB2.0、HDMI等多数高速数字信号来说兼顾了性能与布通率。
设置等长规则后提示无法满足长度约束怎么办?
通常是布线通道过度拥挤或差分对自身绕路过多,可在布线模式下按Shift+A用自动交互式长度调整添加蛇形线;空间不足时调整布局,为差分对预留更宽松的布线区域。
0 / 600
0 讨论
热门最新
总结
暂无总结
嗨,下午好!
学硬件设计・来智行者 IC 社区
相关文章