我亲自进行 Polar Si9000 V15以及 Altium Designer 24的实测，遭遇过 USB 2.0差分线阻抗偏移至78Ω这种的情况为。
第一步 叠层结构与介质厚度设置
开启Polar Si9000，挑选“Coplanar Stripe”模型，录入板厚1.6mm，录入铜厚1oz，录入介质为FR4且介电常数是4.2。关键参数里目标阻抗为90Ω，建议线宽6mil，建议间距5mil，原因是：平常情况的四层板外部微带线，6/5的匹配能够在85至95Ω的范围里兼顾到，并且6mil的线宽不容易出现断线情况，5mil的间距主流工厂良品率较高。
【新手避坑】
很常见的报错情况是：软件所计算得出的结果里阻抗呈现出飘忽不定状态或者有所告诫是无效情况。最为核心的原因在于：叠层的高度填写存在错误现象，并未勾选设定“Add Solder Mask”这一选项。能够快速解决的方式为：仔细确认半固化片厚度之总和是4.2mil（即1078型那般），并且勾选Coverlay/Solder Mask添加3mil阻焊层次。
第二步 差分规则与线宽线距匹配
在Altium Designer里头，按下D与R组合键以进入规则管理器，寻找到“Differential Pairs Routing”，将Max Uncoupled Length设定为20mil，把Gap锁定为5mil。对两种方案比较：第一种方案是，6/5线宽间距适宜常规FR4四层板，信号质量处于均衡状态；第二种方案是，5/4.5适用于空间紧凑的那种双面板，不过损耗会更大些。向新手推荐选择方案①，因为四层板走线具备简单可靠的特性。
【新手避坑】
如下常见现象，DRC报“Uncoupled Length Exceeded”，出错原因是差分线于焊盘处分叉达到不短的长度，解决办法为从芯片下方等长蛇形绕线，维持差分对始终处于平行状态，gap全程固定为5mil，不要突然分叉超出10mil。
第三步 阻抗测试与板厂确认
对打样之前，运用TDR设备去测量阻抗曲线，该曲线要求处于90Ω正负10%的范围以内。高频情况下具有完整的报错现象：例如眼图无法张开，信号过冲情况严重；包括解决流程如下：其一，核查阻抗实测数值是否处于75Ω以下；其二，寻找到板厂，对板厂要求将半固化片厚度调整至5.2mil；其三，改线宽成为5.5mil后重新进行计算；其四，重新压合之后，阻抗回升至88Ω，从而使得眼图变得清晰。
【新手避坑】
经常出现的差错是：仅仅去调整线的宽度，却全然不顾及间距。其最为关键的原因在于：间距一旦变大，就会导致差分阻抗降低。解决的办法是：同时按照正负百分之六的比例，去对线路宽度以及间距调整（像是从六密耳变为五点七密耳，从五密耳变为四点七密耳），进而确保两者的比值维持在一点二左右。
上述方法适用于四层以及四层上的PCB，信号速率小于或等于5Gbps，不适用的场景为单面铝基板或者柔性FPC，这类材质介电常数不稳定，要直接改用共面波导加参考地方案，线宽按照厂家推荐的4mil试产一板之后再进行微调，你在画USB差分线的时候还碰到过什么怪异的问题，把问题丢到评论区，咱们一块儿查。
