PCB对称布局实战 差分对等长走线避坑指南

发布于 更新于
1,747
详情介绍
智行者IC社区持续更新技术干货、实操教程、案例分享与常见问题解答,为学习者提供实用的学习参考资料。

实测Altium Designer 22.6.1的我,曾踩过差分对绕线后相位反转的坑。

差分对等长误差控制在5mil内

以一种比较复杂且不常见的方式来拆解并重新组合这些步骤,先开启PCB的界面,接着,选定差分对网路就是那个如USB_D+以及USB_D-这样的,随后,按压工具菜单栏选项里“Design”下所表述和显示的“Rules”,然后,进入到“Routing”这个类别里,再去寻觅叫做“Differential Pairs Routing”的这个选项,之后,把“Uncoupled Length”的最大能够容忍的值设定成为5mil,这个数值它能够起到平衡信号时序以及布线密度的作用,经过实际测量要是超过10mil就会导致眼图闭合。

【新手避坑】平常会出现的报错“差分对长度不相符”是在DRC检测时出现的。其最为关键的原因归属走线弯折时仅仅于一侧添加上蛇形线,进而把对称性给破坏掉了。能够快速解决的办法是:先将蛇形线给删除掉,借助“Interactive Routing”搭配快捷键“Shift+R”来转换绕线模式,同时拖动两根线以维持耦合间距。

对称布局两种绕线方案对比

针对方案一,其内容为单侧蛇形绕线,具体的操作路径是,先选中差分线,接着按“3”进入绕线模式,随后在短边一侧添加起凸,它的优点在于节省空间,比较适合紧凑板框。方案二则是双侧对向绕线,此方式是在长边和短边同时添加对称的起凸,以此来保持两根线总长一致,这种方式适合高频信号(>1GHz)或者等长要求极严的场景。

要避开新手常遇的坑,方案一存在这样的缺点,那就是它会引入共模噪声,经过实地测量,辐射超出标准3dB以上。关于取舍的逻辑是这样的,如果板子剩余的空间小于5mm,并且时钟频率低于500MHz,那么就选择方案一;不然的话,就强行去使用方案二。

“Net Antennae”完整报错解决流程

报出频率较高的错误情况是:规则检查给出提示称“Differential pair has antenna via”。而出现这种报错的原因在于,在差分线的末端位置添加了测试点焊盘,进而导致电流回流路径遭到破坏。能够实现一次解决的办法是:将孤立的焊盘删除,转而采用“Place -> Via”这种方式,直接于差分线的末端放置一对呈现对称状态的过孔,并且要让过孔之间的间距维持与差分线的间距一样(像8mil这样的数值)。

【新手避坑】千万别想着把测试的要点塞到差分线的中间部位,不然的话就会导致阻抗的连续性遭到破坏。正确的操作办法是:在印刷电路板的板边空白的区域放置一对呈现对称状态的SMA接口,再使用短的跳线去连接测试点。

手动绕线保持对称的硬步骤

1. 点按“Route”,接着点按“Interactive Differential Pair Routing”,再按住“Tab”键去设置线宽为5mil,设置间距为8mil。在碰到长度差时,把鼠标悬浮于较短的线上,按下“Ctrl+左键”来插入弧形绕线,每添加10mil之后重新展开测量。测量的方法是,选中两根线,按下“Ctrl+M”调出测量工具,对比Total Length数值。

常常导致相位偏移的自动绕线工具,往往只是加长单根线,手动绕线的时候,每隔2mm按“~”键调出菜单,勾选“Maintain coupling”来强制保持耦合,经过实测,手动绕线比自动绕线节省30%调试时间,此为新手避坑要点。

不适用柔性电路板(FPC)弯折区对称布局的是本方法,原因在于材料形变会将等长效果抵消。简易替代方案为:改用弧形走线并且增加接地覆铜。你板子当前的最高信号频率究竟是多少呢?欢迎于评论区分享实测数据,点赞数量超过500的话我会更新阻抗匹配计算脚本。

常见问题(FAQ)

差分对的等长误差要控制在多少?
在差分对布线选项里,把未耦合长度的最大容忍值设成 5mil。这个值能平衡信号时序与布线密度,实测超过 10mil 就会导致眼图闭合。
DRC 报差分对长度不相符怎么解决?
关键原因是走线弯折时只在一侧加了蛇形线,破坏了对称性。先把蛇形线删除,用交互式布线配合 Shift+R 切换绕线模式,同时拖动两根线保持耦合间距。
报错差分对带天线过孔怎么处理?
原因是差分线末端加了测试点焊盘,电流回流路径被破坏。删除孤立的焊盘,改成在差分线末端放一对对称过孔,过孔之间的间距与差分线间距保持一致,比如 8mil。
0 / 600
0 讨论
热门最新
总结
暂无总结
嗨,下午好!
学硬件设计・来智行者 IC 社区
相关文章