PCB Layout差分线等长绕线 老工程师踩坑实战

我亲自进行了 Altium Designer 22.6 的实际测试，遭遇了差分线等长绕线状况下，由于规则设置出现差错，致使绕线长度一直未能匹配的困境，对于刚入门者而言，只要依照相关步骤循序渐进地开展操作行事，便能够轻轻松松地规避这类极为常见的问题。

步骤1 打开规则约束并设置差分对

操作的路径是，菜单栏当中的Design，接着是Rules，然后是左侧的Routing，最后是Differential Pairs Routing。去寻找到你自己的差分对信号，于“Uncoupled Length”这一栏之内输入最大允许的不匹配长度，其推荐的值是5mil。首先，高速接口（USB 2.0/HDMI）的要求十分严格，其次，5mil所对应的时延差大约是0.8ps，这一数值低于多数芯片的阈值，另外，倘若板厚为1.6mm且材质是FR4，那么过长的情况就会引发出共模噪声。

对于新手而言需注意避开的情况是，存在像常见报错为“差分对未完整约束”这般的状况，其呈现出的现象乃是，在进行绕线操作期间软件会自动退出，或者出现绕线失败的情形。而其核心的出错缘由在于，没有给差分对分配网络名称，也就是后缀为_P/_N的那种。其解决的办法是，在PCB面板里双击差分对，然后手动去添加完整的网络名，之后再回到Rules那里点“优先约束”。

步骤2 交互式绕线调整长度

操作的路径是，通过快捷键U加上R，或者去点击顶部的工具栏Interactive Length Tuning。接着，用鼠标选中差分对当中的一根线，再按Tab键调出属性窗，在Target Length那里填写两组实测长度差值的一半，比如说一根线是100mil，另一根是105mil，差值是5mil，目标填写2.5mil。绕线幅度选15mil，间隔选10mil。

【新手需防】常见状况是，绕线之后，总长度反倒更加偏向一边，又或者绕线的区域被碎线挤得满满当当。核心缘由为，“拖动时保持45度角”未开启，并且差分对间距锁定已然失效。快速解决的办法是，在Preferences这个选项里，找到PCB Editor，再进入Interactive Routing，勾选“Restrict to 45/90”，接着把差分对间距手动锁定成两倍的线宽（要是线宽是5mil，那么间距就是10mil）。

两种绕线方案对比与取舍

方案A呈现为紧凑锯齿型，其每段绕线长度是5mil，并且间距较为紧密。方案B展现为缓坡拱起型，它的每段绕线长度为20mil，而且间距比较稀疏。取舍的逻辑是，板子内部空间处于紧张状态并且频率低于1GHz的情况选A，而绕线区域靠近敏感模拟电路的情况选B，因为缓坡型的辐射更小。要是走线层临近电源层呀，则必须选B，不然寄生电容会把信号边沿给吃掉呢。

高频完整报错：绕线后DRC报间距错误

完整的报错提示呈现为，“Clearance Constraint Violation”，也就是，“Gap between differential pair and copper”。能一站式解决的流程是这样的：首先，按T+D运行DRC，以此来锁定全部冲突坐标；接着，于Rules → Electrical →Clearance当中，把属于差分对与动态铜箔那种的间距，从6mil放宽至8mil；然后，选中出现报错的区域，按M+S移动整段绕线，让它远离铺铜边界；最后，重新进行铺铜（快捷键是T+G+A），并且重建所有过孔连接。整个过程花费时间不到2分钟。

此方法对柔性板（FPC）以及超过6层的背板并不适用，鉴于材料介电常数不均衡会致使5mil的严格限制遭受破坏。简便的替代办法是：采用阻抗条来管控整体时延，舍弃单根绕线，直接于原理图端对差分对串入共模扼流圈。