Mentor Xpedition实战:3步搞定射频板设计,新手避开99%的坑

发布于 更新于
3,256
3
详情介绍
智行者IC社区持续更新技术干货、实操教程、案例分享与常见问题解答,为学习者提供实用的学习参考资料。

测过 VX.2.14 版本的我,踩过射频微带线阻抗计算老是不准的大坑。

叠层材料选对参数

开启 Setup 进入 Cross Section,关键并非更改铜厚,而是填入 Er(介电常数)之事上。经我实际测算得知,常规 FR4 板材采用厂家所给的 4.2 会出现偏差,最优推荐数值设定为 3.85,原因是借助 RO4350B(高频板材)实际测试反向推导补偿,可消除理论数值与实际物体之间的偏差。轻移手指点击用于呈现多样化材质选项展示的 Material 下拉栏,从中审慎地挑选出 FR-4 Generic 这一特定材质类型,而后精准地运用双击操作方式针对与之相关联的 Er 字段执行所需的修改动作。

初涉者需谨防:不少人直接去改动Impedance计算器内的值,进而在生成叠层时候出现报错情况,显示“Impedance out of range”。其根源在于,Cross Section里的物理厚度以及材料参数未曾与阻抗计算器形成联动关系。需先将物理叠层加以定义,之后开启Planar EM进行自动求解,解决办法便是如此,一定不要手动去强行锁定阻抗值。

区域规则精准锁定射频线

选定那根射频线所处的网络,随便说一个举例就是像名为“INT”的这种,之后把鼠标指针移到上面点击鼠标右键,再选“Net Properties”。更为关键之处在于,点击 Areas 标签,创建一个全新的 Area_50ohm 区域,将此区域 Assign 给那个网络,不然走线离开芯片之后宽度便会出现跳变。

新手需提防:报错为“Width not allowed on this layer”这种情况最为常见。其原因在于,你在Constraint Manager当中设置了全局规则,然而却没能指定Area。那个芯片的焊盘是很细的,全局规则对最大线宽进行了限制,一旦拉线就会触发报警。解决办法是,通过依次点击Edit,再点击Place,之后点击Area来绘制一个框,把规则优先级更改为Region大于Net。

两种射频扇出方案取舍

在实际工程期间,我运用两种方案用以应对不一样的需求。其一为方案 A:直接挖空参考层,在Draw Mode 情况下绘制 Conductor Cutout,此适用于高频(频率大于 5GHz)情境,然而内层电源平面将会破碎,电源完整性易于崩溃。

如果布局空间紧张到了极点,方案B会更加稳当可靠。虽说从理论层面来讲,其隔离程度比不上挖空的情况,不过它能够将内层参考平面的完整性保全,防止后期因为电源压降过度从而导致射频功放即PA电源中断。在操作期间,在Place -> Via Array里把Grid设置成1.5mm,围绕着关键网络走上一圈便可以了。

高频报错“Fanout failed”完整解决

在你碰到 Fanout failed 这样的报错刹那,切勿慌张喔。先实施 Ctrl + D 进行刷新之举,而后查看 Output 窗口出现意为“Cannot find via clearance”的提示。至 Setup 里,寻 Design Rules 选项内的 Clearance,将 Via to Via 所对应的间距,由预设的 0.2mm 临时性地变更为 0.15mm。在扇出操作完毕之后,要记着把它改回原状。

有一个关键参数,名为Drill to Copper,其被设置成了0.2mm,要是比这个数值小,制板厂便会额外收取100%的工程费。按照此种流程进行下来,报错基本上就会消失,并且能够确保在过孔扇出之后实际是可以制造的。

自然而然,此种方法更适配新项目布局,要是属于已然投产的改版项目,直接沿袭旧规则并借助 Library Manager去同步更新封装就行。当你着手做射频板时,是更为苦恼阻抗连续性,还是电源平面于被掏空之后出现的供电不稳情况呢?欢迎于评论区去分享你的“炸板”经历。

常见问题(FAQ)

为什么我设置的阻抗值在生成叠层时总是报错?
常见原因是Cross Section中的物理厚度和材料参数未与阻抗计算器联动。正确做法是先定义物理叠层,然后开启Planar EM自动求解,不要手动锁定阻抗值。
射频走线时出现“Width not allowed on this layer”报错怎么办?
这是因为全局规则限制了最大线宽,但未指定区域。解决方法是通过Edit > Place > Area绘制一个区域框,并将规则优先级设置为Region大于Net。
射频扇出时遇到“Fanout failed”错误如何解决?
先按Ctrl+D刷新,查看Output窗口提示。如果是“Cannot find via clearance”,则进入Setup > Design Rules > Clearance,将Via to Via间距从0.2mm临时改为0.15mm,扇出完成后改回。注意Drill to Copper不要小于0.2mm,否则制板厂会加收费用。
0 / 600
3 讨论
热门最新
总结

方案B的Via Array设置1.5mm间距很实用,既保证了电源完整性又避免了扇出失败,收藏了。

区域规则那个坑我踩过,全局线宽限制导致射频线拉不出来,后来用Area框解决了,确实好用。

感谢分享!我之前就是直接改Impedance计算器,结果叠层报错,看了文章才明白要先定义物理叠层。

嗨,下午好!
学硬件设计・来智行者 IC 社区
相关文章