Verilog

Verilog testbench导出vcd，ADE L里Stimulus→From File导入，自动转成模…

数字集成电路设计流程里，网表导出是关键一项，它会把逻辑综合后的门级网表，转变成物理设计工具可识别、处理的文件格…

技术分享

#EDA工具链

5.2K 300

Cadence是电子设计自动化领域里具有核心特性的工具，它的价值并非仅仅局限于软件自身，而是更着重在怎样把它融…

技术分享

#Cadence

1.8K 300

数字芯片设计流程里，网表导入属于关键一步，它会把用硬件描述语言（像Verilog）编写而成的逻辑设计，转变成E…

技术分享

#EDA工具

5K 300