DDR

我实际测试DDR4 3200Mbps布线情况，曾遭遇信号反射导致内存读写失败的情况。

技术分享

#DDR

2K 000

经历过 Cadence Allegro 17.4 的实测体验，遭遇过等长约束设置完毕之后飞线全部变红，且绕线长…

技术分享

#CadenceAllegro

2.4K 000

我‍测过DDR4 3200Mbps以及10Gbps SerD​e​s走线，遭遇过信号反射、串扰还有时序余量不足…

技术分享

#DDR

1.2K 000

有过Altium Designer 22.6的实测经历，曾为默认线宽导致50欧姆阻抗偏差达30%而踩坑。

技术分享

#4

1.2K 000

实测智行者IC-Toolchain v2.3 1版本，曾因DDR接口时序约束遗漏而遭遇后仿跑死的情况。1

技术分享

#DDR

288 000

我测过Altium Designer 23.8.1，遭遇过DDR3数据线等长误差超出标准导致系统陷入死锁的情况…

技术分享

#4

3K 300

经历实测Altium Designer 24.2，遭遇过DDR3地址线等长约束设置为±5mil却始终无法通过审…

技术分享

#AltiumDesigner

1.8K 300

在下测试Cadence Allegro 17.4呢，遭遇过DDR3数据线等长绕线之后出现时序违规这样的情况。

技术分享

#4

2.1K 300

实测Altium Designer 24.5，在DDR3等长绕线时，踩过数据线与地址线组内误差没锁死这样坑。

技术分享

#AltiumDesigner

2.8K 300