高速板的 SI/PI 问题，九成能在设计阶段靠规矩避免。分享几个我在 Allegro 里的实战做法：
- 叠层规划：信号层必须与完整参考层相邻，控制好介质厚度与线宽关系，目标阻抗一次算清（单端50Ω、差分100Ω是主流基线）。
- 回流路径：检查关键信号换层处的过孔旁是否放置地过孔；跨电源分割的位置要么禁止布线，要么用缝合电容搭桥，别让回流电流绕大圈。
- 电源平面检查：用 Plane 相关检查工具核对电源平面开窗（Antipad）与过孔 clearance，避免电源网络被过孔阵列切断。
- 去耦电容：遵循就近、低感原则，BGA 电源引脚旁的电容放在过孔与引脚之间的最短路径上，配合电源层形成低阻抗回路。
预算允许的话，关键链路用 SigXplorer 做一次快速仿真，看眼图与阻抗曲线，很多问题在仿真里一目了然，比上板后拿示波器追要省时间。
信号完整性话题很深，大家想先聊哪一块？我按热度继续写。
