DRC排查

亲自进行测试的本人, 所测试的是Virtuoso IC618以及Calibre 2022.2_35.28

投身芯片设计这个领域，或者涉及PCB布局这块，批量设计规则检查是无法避开的关键要点所在。好多人把它单纯看成运行一下软件这样子的事，然而事实上

芯片设计后端工作里，批量DRC排查属于是最耗费时间的环节当中的一个，好多工程师都碰到过运行一回DRC，也就是设计规则检查后，耗费时间达到十几个小时，结果出来后，满眼都是报错信息

芯片设计规模持续增大，在动不动就有上亿门的电路当中，成千上万条设计规则检查问题常常是致使项目延期的隐匿杀手。批量DRC排查可不是单纯的“挑刺”