等长匹配

我测过Cadence Allegro 17.4版本，在差分对等长匹配进程里，遭遇过地线参考层被误删除以至于阻抗…

技术分享

#SigXplorer

1.3K 000

实测Cadence Sigrity 2023的我，曾踩过DDR3时钟线不等长导致系统死锁的坑。高速电路之事

技术分享

#布线指南

1.8K 000

拿我自己实际测试Altium Designer 23.10.1来说，经历过在差分对等长匹配全都弄好之后，眼图测…

技术分享

#AltiumDesigner

1.1K 300

自身实际测试了VX.2.14版本，经历过差分阻抗计算不准确的情况，刚入门的人依照步骤依次操作，就能轻易躲开这类…

技术分享

#MentorXpedition

3.5K 300

PCB设计里布线规则怎么设才能一次成功布线规则的设置，是 PCB 设计从原理图迈向物理实现时，最为关键的一步。…

技术分享

#PCB

6.1K 300

在高速印刷电路板设计里头，差分对等长匹配这一项是确保信号完整性的关键技术当中的一个，它能够有效抑制共模噪声，借…

技术分享

#信号完整性

2.8K 300