智行者IC社区4/1Allegro 教程 | 原理图封装库搭建 标准设计规范详解本文详细介绍了Cadence Allegro原理图封装库的搭建标准与设计规范，包括库架构、创建流程、命名规范、…技术分享#32824 300
智行者IC社区2/3高速电路功耗优化方法，时钟树与架构设计实战指南高速电路在设计时，功耗优化是不得不面对的挑战。这时芯片频率突破又集成度飙升，功耗不仅跟能效、散热有关，还直接对…技术分享#功耗优化2.6K 300
智行者IC社区2/1芯片设计工程师对比主流EDA工具：Synopsys VCS与Cadence Xcelium怎么选在芯片设计里头，被称作电子设计自动化，也就是 EDA 的工具，它那可是核心软件，它的选择会直接对设计效率产生影…技术分享#EDA工具5.3K 300
