经历过Cadence Allegro 17.4版本的实际测试, 遭遇过原理图网表导入后器件飞线杂乱无章地异常乱飞, 差分对走线无论如何都难以锁定, 铜皮避让出现报错这三种棘手情况。
1.1K 000
搜索
是我本人实测的AD20版本, 我踩过因规则设置不当致使DRC报错多得如漫天飞舞雪花般的坑, 也踩过差分对走线不管怎样都无法对齐的坑, 若是新手接着步骤一步步去操作
本人对此进行了实地测试，所测乃是Cadence Allegro 17.4，在此过程中，踩到过因阻抗不连续而引发的信号反射这个坑，对于新手而言，只要依照步骤，一步步去进行操作
亲身进行了 Altium Designer 22 的实际测试，遭遇过因过孔盖油设置不合适致使生产之后出现批量短路的严重状况，对于新手而言，只要依照步骤逐个来操作