设计优化

电气设计中，DRC电气规则校验，是保证其符合规范、防止后期返工的关键要点，众多工程师于实际操作时，会碰到规则报错却不理解、不知如何修改的状况

数字集成电路设计流程里，网表导出是关键一项，它会把逻辑综合后的门级网表，转变成物理设计工具可识别、处理的文件格式，此过程直接关联后续布局布线的质量和效率