原理图网表导入

经历过Cadence Allegro 17.4版本的实际测试, 遭遇过原理图网表导入后器件飞线杂乱无章地异常乱飞, 差分对走线无论如何都难以锁定, 铜皮避让出现报错这三种棘手情况。