### [Allegro 电源完整性与去耦实战：把纹波噪声压在源头](https://www.zxzic.com/topic/6470)

**Published:** 2026-09-10T14:12:50

**Author:** PCB设计

**Excerpt:** 去耦电容就近摆放、大小容值分工、电源平面分割与纹波实测，把电源完整性落到 Allegro 设计里。

电源出问题往往不是电源本身，是去耦没做好。芯片高速翻转时瞬间抽电流，去耦电容就是给这个电流提供就近的蓄水池，放远了等于白放。

去耦电容摆放的核心就一条：离引脚越近越好。

-   大容值电容管低频，放电源入口和芯片电源引脚附近，路径上的过孔和走线阻抗越小越好，别让电容隔着好几层铜皮才够到引脚。
-   小容值电容管高频，100nF 级别的尽量贴引脚放，走线越短越粗越有效，这个位置放对了，高频噪声才有地方泄。
-   多颗电容错开摆，别叠在一起，每颗电容自己的回路要干净，回流路径上别被分割线切断。

电源平面设计同步做。电源层按电流密度开分割，DDR、CPU 内核、IO 各自供电分区，平面与平面之间留出足够的隔离间距防爬电。平面上的缝隙要避免穿过信号层关键走线的回流路径，这个和叠层那篇讲的参考平面连续性是同一件事。

板子回来先测纹波。示波器在芯片电源引脚测，高频探头接地最短，看峰峰值能不能压在目标值内。纹波超标先查去耦电容回路，再查电源平面分割，九成是这两处。你们遇到过最离谱的电源问题是什么，评论区讲讲。



---