### [差分过孔串扰重：Allegro给差分过孔加禁布区](https://www.zxzic.com/article/9235.html)

**Published:** 2026-10-21T05:00:00

**Author:** 智行者IC社区

**Excerpt:** 差分过孔周围其他信号线布太近，串扰和回流都乱。给差分过孔之间加一圈 Route Keepout，既挡串扰又保对…

差分过孔周围其他信号线布太近，串扰和回流都乱。给差分过孔之间加一圈 Route Keepout，既挡串扰又保对称。 一、调命令 菜单 FanySkill→布线→差分过孔禁布区，或敲 DVAP。

![差分过孔串扰重：Allegro给差分过孔加禁布区图1](https://aka.doubaocdn.com/s/arknDbG2SI)

二、设层 Options 里 Active Class and Subclass 设成 Route Keepout，下栏选 All，即所有层都生效。

![差分过孔串扰重：Allegro给差分过孔加禁布区图2](https://aka.doubaocdn.com/s/gIsuJrE8HK)

三、设外扩量 Expand size of vias(mils) 给禁布区比过孔外扩多少，推荐 10MIL，按密度调。

![差分过孔串扰重：Allegro给差分过孔加禁布区图3](https://aka.doubaocdn.com/s/arknDbG2SI)

四、点差分过孔 光标点差分过孔，自动按外扩量在孔周围生成禁布区。 一句话：禁布区外扩 10mil 起步，所有层生效。

**Tags:** Allegro, Cadence, EDA工具, PCB设计, 串扰, 差分对

**Categories:** Allegro使用

---