### [PCB叠层与阻抗控制实战指南：从概念到设计原则](https://www.zxzic.com/article/6380.html)

**Published:** 2026-09-08T07:21:39

**Author:** PCB设计

**Excerpt:** 从阻抗基本概念、影响因素到叠层设计原则，系统梳理PCB叠层与阻抗控制的完整要点，含四/六/八/十层板叠层方案。

在高速 PCB 设计中，叠层与阻抗控制直接决定信号质量。本文依据实战培训资料整理，从阻抗的基本概念出发，逐步深入到叠层结构、阻抗计算与叠层设计原则，帮你建立完整的知识框架。

## 一、阻抗的基本概念

-   **阻抗（Impedance）**：当导体中有信号波形传播时，其电压对电流的比值称为阻抗。
-   **单端阻抗**：单条线路的阻抗。
-   **差分阻抗**：一对大小相等、方向相反的差分信号的阻抗。
-   **阻抗匹配**：如果传输线上的阻抗与终端元件的阻抗相符，则能量可完全传递不受损失。

## 二、影响阻抗的因素

![PCB阻抗概念示意图](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856142_processed.webp)

![PCB阻抗概念示意图2](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855594_processed.webp)

-   **介电常数 Er**：与阻抗成反比，Er 值越高，阻抗越低。
-   **介质厚度**：与阻抗成正比，信号与参考平面间介质厚度越大，阻抗越高。
-   **线宽**：与阻抗成反比，线越细，阻抗越高。
-   **铜厚**：与阻抗成反比，铜越厚，阻抗越低。
-   **差分线间距**：与阻抗成正比，差分线间距越大，差分阻抗越高。

## 三、阻抗的比喻：软管送水浇花

![影响阻抗的因素](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856145_processed.webp)

我们可以把信号的传输看成是软管送水浇花：管子一端于手握处加压使其射出水柱，另一端接在水龙头上。当握管处施加的力道恰好时，水柱的射程才能正确洒落在目标区。

一旦用力过度，水柱射程太远，不但腾空越过目标浪费水资源，也有可能因强力水压无处宣泄，以致往来源反弹造成软管从水龙头上挣脱——这就是**阻抗太高**；反之，当握处挤压不足以致射程太近，同样得不到想要的结果——这就是**阻抗太低**。

当影响阻抗的几个因素中某一项发生异常，比如一根走线中部出现一个缺口时，将使得原来的阻抗突然上升，无法维持应有的稳定均匀，其信号的能量必然会发生部分前进、部分反弹反射，造成阻抗匹配不良的问题。

## 四、PCB 叠层结构

![阻抗软管比喻示意](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855595_processed.webp)

![阻抗匹配不良示意](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855596_processed.webp)

常见的叠层结构包括：**双面板、四层板、六层板**。层数越多，布线空间与屏蔽效果越好，但成本也越高。

## 五、阻抗计算

![叠层结构-双面板](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856148_processed.webp)

![叠层结构-四层板](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855597_processed.webp)

### 微带线与带状线

在电路板设计中，**微带线（Microstrip）**和**带状线（Stripline）**分别是用于传输信号的关键阻抗模型。微带线位于表层、参考平面在下方；带状线则埋在介质层内部、上下均有参考平面。

### PP（半固化片）选择

![阻抗计算-微带线说明](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856151_processed.webp)

![阻抗计算-带状线说明](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855599_processed.webp)

![带状线阻抗模型1](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855601_processed.webp)

![带状线阻抗模型2](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855602_processed.webp)

![微带线阻抗模型1](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856158_processed.webp)

![微带线阻抗模型2](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855603_processed.webp)

PP 选择原则：

-   PP 可以任意组合，但是最多只能两张 PP 叠加；
-   PP 的总厚度不能太薄，原则上要大于 4mil，保证强度。

常用 PP 组合厚度参考：2313×1≈0.10mm（介电常数3.9）、2116×1≈0.12mm（4.7）、1080×2≈0.15mm（6.3）、1080A+2116A≈0.20mm（7.9）、7628M×1≈0.21mm（8.3）、2116A×2≈0.24mm（9.4）、1080A+7628M≈0.29mm（11.4）、2116A+7628M≈0.33mm（13.0）、7628M×2≈0.42mm（16.5）。

### Core（芯板）厚度

![阻抗计算图1](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855600_processed.webp)

![阻抗计算图2](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856154_processed.webp)

Core 有一系列常用的厚度，实际计算时需从这些厚度中选择合适的值。

### 残铜率：与板厂计算结果的差别

![Core芯板常用厚度](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856164_processed.webp)

![阻抗计算特殊情况1](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856161_processed.webp)

![阻抗计算特殊情况2](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855604_processed.webp)

以 6 层板叠层来说，第 3 层和第 4 层之间的 PP，在压合时会有一部分流失用来填充第 3、4 层的线路空白处，造成 PP 本身厚度变小，这就是我们计算结果与板厂计算结果产生差别的原因，计算时需考虑**残铜率**的影响。

## 六、阻抗常见问题

![残铜率示意1](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855589_processed.webp)

![残铜率示意2](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856226_processed.webp)

-   **假 8 层**：6 层板变假 8 层，实际并没有增加有效的布线层。
-   **参考平面不连续**：参考平面不连续会对阻抗造成显著影响，应尽量避免。

## 八、叠层设计原则

![假8层叠层示意](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855590_processed.webp)

![参考平面不连续示意1](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856167_processed.webp)

![参考平面不连续示意2](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855591_processed.webp)

-   **主电源平面紧靠地平面**：利用电源平面与地平面之间的电容效应，加强电源的去耦，以减小电源阻抗。
-   尽量避免出现相邻电源平面层；如果无法避免，需要设法使其距离尽可能远，避免电源间的相互干扰。
-   **应避免两信号层直接相邻**，以避免直接相邻层信号线的相互耦合，引起串扰的问题；如无法避免，需要设法使其距离尽可能远。
-   **信号层特别是高速信号层一定要紧靠地平面层**。

### 四层板叠层方案

![叠层设计原则-四层板方案](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788856170_processed.webp)

-   **方案1：S-G-P-S**（优选最佳方案）——关键信号优先布第 1 层，注意控制第 2 层与第 3 层间的介质厚度，以降低电源、地平面的分布阻抗，保证电源平面的去耦效果。
-   **方案2：G-S-S-P**——最佳的屏蔽效果，但是电源层与地层距离过远，分布阻抗大。该方案一般用于全插装件的底板中。

### 六层板叠层方案

![叠层设计原则-六层板方案](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855592_processed.webp)

-   **方案1：S-G-S-P-G-S**（优选方案）——优选布线层第 3 层，其次为 1 和 6。层厚设置时增加 3 与 4 层间距、缩小 4 与 5 层间距，减小电源平面的阻抗。每个信号层都与平面层相邻，可保证较好的屏蔽效果。
-   **方案2：S-G-S-S-P-S**——成本控制较严格时可选，内层有两个信号层，但两信号层紧邻易产生串扰，且电源与地距离较远。
-   **方案3：S-G-S-G-P-S**——适用于局部、少量信号要求较高的场合，S2 层为极佳的布线层。

### 八层板叠层方案

-   **方案1：S-G-S-G-P-S-G-S**（单电源优选）——主电源与地平面相邻，并保证所有信号布线层与地平面相邻，最佳布线层 3。
-   **方案2：S-G-S-S-P-S-G-S**（单电源次选）——增加 1 层信号层，应用于成本要求较严格的场合。
-   **方案3：S-G-S-P-G-S-P-S**（双电源优选）——4 应设置为主电源，应避免关键信号在 8 层布线。
-   **方案4：S-G-S-P-P-S-G-S**——电源平面阻抗较高，应增加 3 与 4、5 与 6 间距，减小 2 与 3、6 与 7 间距。
-   **方案5：S-G-P-S-S-G-P-S**——保证了电源平面的阻抗，但 4、5 两个信号层相邻，适用于关键信号线较少的情况。

### 十层板叠层方案

-   **方案1：S-G-S-G-S-G-P-S-G-S**（单电源优选）——主电源与地平面相邻，保证所有信号布线层与地平面相邻，最佳布线层 3、5。
-   **方案2：S-G-S-S-G-P-S-S-G-S**（单电源次选）——增加 1 层信号层，应用于成本要求较严格的场合。
-   **方案3：S-G-S-P-S-G-P-S-G-S**（双电源优选）——应增加 3 与 4、7 与 8 间距，减小 5 与 6 间距，7 为主电源平面。
-   **方案4：S-G-S-G-P-P-G-S-G-S**——EMC 效果极佳，信号层较少，适用于成本要求不高、EMC 指标严格的场合。

叠层设计的核心是：**高速信号紧邻完整地平面、电源平面紧靠地平面、避免相邻信号层**。掌握这些原则，再结合阻抗计算与板厂工艺（残铜率、PP/Core 厚度），就能在设计阶段把 SI/PI 风险降到最低。

![设置叠层操作图](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/08/202609081788855593_processed.webp)

**Categories:** 技术分享

---