### [Cadence新手上手指南](https://www.zxzic.com/article/6350.html) **Published:** 2026-09-07T07:32:35 **Author:** PCB设计 **Excerpt:** Cadence Allegro PCB完整设计流程实战笔记：库准备、原理图导网表、调入、封装检查、板框、约束、… Cadence新手上手指南 做了五六年硬件，见过太多新人栽在Allegro手里。软件本身不难，难的是网上教程要么太老，要么只讲按钮不讲坑。整理一份实实在在的操作笔记，给刚上手的兄弟省点时间。 ![](https://cdn.zxzic.com/public/uploads/gallery/original/2026/09/01/202609011788274035_processed.webp) 库准备 别上来就建板子。库搞不定，后面全白搭。 原理图库和PCB封装库要分开管理，别混在一个文件夹里。公司有公用库的直接用，自己的东西单独建目录，路径里绝对不能出现中文和空格。OrCAD Capture画原理图库的时候，pin number必须和封装的pin number逐字对得上，数字就写数字，字母就写字母，别图省事原理图写1、封装里写A1，网表一导直接报错，找半天。 0402、0603阻容件直接用软件自带的。芯片封装务必自己核对datasheet，QFP、QFN这类封装焊盘长度、宽度、间距，拿游标卡尺量一遍实物最稳妥。别嫌麻烦，打样回来焊盘对不上，哭都来不及。 通孔焊盘也提一句。一般通孔比引脚大0.2到0.3mm，0.8mm引脚用1.0或1.1的孔。焊盘外径至少比通孔大一圈，0.4mm以上，不然做出来的板焊盘轻轻一碰就掉。 原理图导出网表 画原理图养成两个习惯。每个元件Value和Footprint字段必须填，10k电阻别光写10k，封装0402还是0603写清楚。芯片封装名要和PCB库里的文件名完全一致，大小写、下划线、空格，一个字符都不能差。 网表生成前跑一遍DRC。原理图DRC虽然不严格，悬空输入脚、重复位号、电源地短路这些低级错误，能在这步拦下来就别带到PCB里。 导出网表选Allegro那个格式，别选Orcad。导出来三个文件：.txt、.net、.log。log文件是重点，有没有warning、warning是什么，一条一条过。 网表调入Allegro 新建brd文件第一件事不是放元件，画板框。Board Outline用Outline层或者Keepout层，公司有规范按规范来。板框尺寸别凭感觉，结构给的多少就画多少，差个0.1mm可能装不进去。尺寸线放Manufacturing下的Autosilk\_top或者单独的Dimension层。 Import网表之前先把库路径配好。Setup – User Preferences – Paths – Library，psmpath和padpath两个变量分别加器件库目录和焊盘库目录，公用库自己的库都加进去，顺序不影响，能找到就行。 然后Import – Logic，选导出来的netlist。Import按钮点下去眼睛盯着命令窗口。不是没报红就完事，黄色warning也要一条条看。 提示SPMHNI-194 Device not found的，9成是封装名写错或者库没加对路径，复制Footprint和库文件名逐字符比对，肉眼看不出的空格最坑人。SPMHNI-192 Symbol definition not found的，一般是封装文件放错目录或者psmpath没包含该目录，路径里带中文带空格的直接把文件夹改名。 封装检查 网表进来了，布局的事先放一放。先把所有元件封装过一遍。 Display – Element整个板子框一遍，右边Property栏挨个看Footprint字段。或者Tools – Quick Reports – Bill of Materials Report导个csv出来Excel里筛，重复的漏的一眼能看见。 极性件是检查重点。二极管横线、电解电容阴影、IC圆点或者缺口1脚标记，PCB上丝印和原理图对不对应，直接影响焊接方向。这个搞错上电直接烧，没有回头路。 安装孔顺便看。3mm螺丝用3.2或3.5的孔，非金属化孔在Padstack编辑器里Plated那项取消勾选。接地点单独用带Plated的安装孔处理，别跟结构安装孔混用。 板框绘制与机械定位 板框四周留20mil以上的禁布禁敷铜区域，Keepout层Both的区域画一圈。机械定位孔、连接器开口这些结构要求，直接在板框层用线画清楚，尺寸跟结构工程师再三确认。 板边倒角，0.8mm以上板厚R0.8到R1.0的角，直角铣板容易崩。拼板的话工艺边、V-CUT深度、邮票孔参数跟板厂提前沟通，别自己瞎定。 约束设置 这步新人最爱跳。不设约束直接拉线，返工概率八成以上。 Setup – Constraints – Physical先拉线宽。电源线按电流，1oz铜厚1mm线宽大概过1A，留余量。普通信号6mil起步，BGA内部挤不下4mil也可以，再细工厂制程不一定吃得消。 间距Set里单独给电源跟信号设10mil以上间距，普通信号5mil够。高压部分爬电距离按安规算，别图省事挤一起。 差分对在Constraint Manager里Physical – Net – Differential Pair右键Create，选两个信号线，填线宽线间距。USB 90欧姆一般8mil宽8mil间距，板厚不同有差异，做阻抗板叠层参数提前跟板厂要。 等长规则DDR类地址数据线跟时钟组50mil以内误差够用，不用抠到10mil。蛇形绕线间距保持3倍线宽以上，太密反而串扰大。 布局 接口固定件先摆。USB、电源座、指示灯、按键、安装孔这些结构上有要求的，Tools – Place – Manually选好位置扔进去，右键Lock锁死，防止误碰。 按信号流摆核心芯片。输入到输出、主控到外设，大概流向理一理。别东一个西一个，飞线绕成蜘蛛网后面布线痛不欲生。 去耦电容贴IC电源脚放，越近越好。0.1uF优先，引脚直接打通孔到电源层地层。10uF钽电容或者电解放旁边，不用死贴。 大功耗器件电源、功放、CPU什么的放板边通风处，别两个热源堆一起，温升叠加降额都不好做。 布局完截图给硬件负责人和结构过一遍。别闷头布完线说结构有问题要改，那才叫崩溃。 布线 电源线通杀。从输入到每颗IC电源脚一路打通，粗线走不通的地方打过孔换层，大电源多打几个过孔，单个过孔别硬扛3A，温升吓人。 关键信号第二。时钟、复位、高速差分优先走，能不换层就不换层，stub多了高频信号恶化。 最后普通信号线随便拉。LED、按键、I2C这些低速的别太离谱就行。 走线能短就短能直就直。斜线不是不能走，斜线比两个45度拐弯信号完整性更好。但S型绕来绕去的没必要，看着都累。 过孔别打焊盘上，除非BGA底下空间真的挤不出来。打在焊盘旁边拉一小段线过去。过孔打焊盘工艺不好的板厂虚焊概率高。 过孔距板边至少20mil，铣刀一偏就铣到过孔了，板子批量做出来良率掉一截。 丝印最后调。位号别压焊盘，方向统一从左到右或者从下到上。1脚标记、极性标记打清楚，焊接产线的兄弟看见会感谢你。丝印压焊盘的位号挪一挪，或者改小字号，实在放不下去Assembly层，别直接删，工厂贴片要看。 内层电源地分割校验 多层板内层电源层地层单独处理。分割线画宽点20mil以上，拐角不要直角。 动态铜皮铺完仔细看，孤立小铜皮该删就删。铜皮孤岛是DRC查不出来的坑，拿Plane – Dynamic Copper状态检查一遍有没有没网络的死铜。 View – Net把内层地网络电源网络飞线都显示一遍，确认每块分割铜皮都有对应过孔连到表层或者对应元件引脚。开路的补过孔，不该连的地方赶紧改。 内层铜皮和过孔的热焊盘参数别瞎改，默认一般够用，改太细焊接散热不好容易虚焊，改太大波峰焊上锡慢。 DRC检查 线全拉完了别高兴太早，DRC必须跑。 Setup – Constraints – Mode里线宽、间距、过孔到焊盘、网络连接、短路开路全勾上。跑一次不够多跑两次。 报错一条条改。心存侥幸间距差1mil没事，批量生产时那1mil就是良率杀手。 常见错误列一下： – 线间距不够，线太密了删几根重新绕 – 过孔距板边 **Tags:** allegro入门, allegro技巧 **Categories:** 技术分享, 技术文档 ---