### [PCB Layout实战笔记：走线、铺铜与地线处理三大核心技巧](https://www.zxzic.com/article/4215.html)

**Published:** 2026-06-14T03:04:40

**Author:** 智行者IC社区

**Excerpt:** 经过本人实际测试Altium Designer 24版本, 曾遭遇铺铜地线环路致使EMI超标这一具有坑害性质的情况发生, 对于新手而言, 只要依照步骤逐个进行操作

经过本人实际测试Altium Designer 24版本, 曾遭遇铺铜地线环路致使EMI超标这一具有坑害性质的情况发生, 对于新手而言, 只要依照步骤逐个进行操作, 便能够较为轻松地避开这类普遍存在的问题。

## 走线宽度到底设多少合适

PCB Layout里, 走线宽度属于最基础且极易出错的参数, 其情况是这样的, 我通常会先去查看电流大小, 对于信号线而言, 走0.3mm到0.5mm便足够使用了, 而电源线则要依据电流密度来进行计算。要说在1盎司铜厚的条件下, 1A电流起码需要0.5mm的线宽, 这可是最低的安全数值。我向来有留余量这样的习惯, 对于2A电流直接采用1mm线宽, 能将温升控制在10度以内。

【新手需防】新手常常会犯的错误乃是把所有的线都弄成一样的宽度, 电源线以及地线若是走得细了, 一旦有大电流通过, 线路当中就会发热, 甚至于会被烧断, 解决的办法便是开启PCB设计软件的电流计算工具, 在里面输入铜厚、电流、允许温升这些, 然后它会自动计算得出最小的线宽。

操作路径为, 于Altium Designer当中点击Tools , 接着点击PDN Analyzer , 随后设置电流以及铜厚参数 , 之后系统会自动给出推荐线宽。要是不使用PDN功能 , 手动计算也是可行的 ；按线宽（mm）等于电流（A）除以（铜厚（oz）乘以 0.02）来计算这个经验公式 , 这便是经验公式。

## 铺铜用实心还是网格

存在着两种铺铜的方案, 一种是实心铺铜, 另一种是网格铺铜 , 实心铺铜具备散热良好以及阻抗较低的特性 , 而网格铺铜在散热方面相对较慢 , 并且屏蔽效果稍微欠佳 , 不过网格铺铜拥有更为良好的热应力释放效果 , 实心铺铜适宜应用于大电流走线的情况以及地平面 , 网格铺铜则更适合多层板的中间层。

按我个人的那种取舍逻辑来讲是这样的, 顶层以及底层地平面采用实心铺铜用来保证信号回流路径为最短, 以此降低回路电感。内层电源层同样采用实心, 原因在于电流分布会更为均匀。网格铺铜仅仅用于对散热存敏感情况的BGA芯片下方, 目的是防止焊接时由于铜皮过大而致使虚焊。要是你所做的属于高频板, 网格铺铜存在一个好处是能够减少介质损耗, 然而要是频率没有超过1GHz的话, 实心铺铜的优势会更大。

【新手需避坑】, 铺铜之后要是对死铜区不管不顾的话, 这可是个大坑。所谓死铜, 它是那种孤立存在的小铜皮, 处于悬浮状态且没有任何网络跟其连接, 如此一来它会化作天线产生辐射干扰作用。而解决该办法的方向是, 铺铜结束以后要将DRC检查给打开, 一旦看到有死铜出现, 那就直接删去或者手动使用地孔去连接到地平面。

经由的操作途径是, Tools, 接着是Design Rule Check, 随后勾选Un – Routed Net以及Un – Connected Copper, 再之后运行检查, 而红色标记所存在的地方即为产生问题的区域。死铜一旦被选中, 便按Delete进行删除, 或者通过添加地孔的方式来予以解决。

## 地环路怎么处理最有效

头号来源是 PCB 电磁干扰的地环路。我采用过一个四层板方案, 数字地以及模拟地未分开, 致使 ADC 采样数据出现跳动。报错现象为 ADC 读数不稳定随机波动在满量程的 5%范围内有此类情况。

整个的完整解决流程是这样的: 首先第一步, 要在原理图里将数字地以及模拟地凭借着0欧电阻或者磁珠给隔离开来, 并且标记成AGND和DGND。紧跟着第二步, 在进行布局时段, 把模拟器件还有数字器件划分区域来摆放, 中间留出2mm到3mm的空隙。然后第三步, 在铺铜的时候AGND和DGND并非直接相连, 仅仅只不过是在电源入口的地方进行单点连接。我选用了采用0603封装方式的0欧电阻来做连接, 以此方便在调试的时候能够断开进行测试。连接完成之后ADC的读数稳定处于0.1%以内, 如此问题便得以解决。

新手容易犯的错, 是在多层板里, 把作为信号回流路径依托的地, 分割成碎片化的形态, 进而致使信号回流路径被切断, 这属于新手避坑范畴。解决办法是, 地平面要尽可能保持完整, 要是必须进行分割操作, 那就得确保, 所有跨越分割区域的信号线, 都处于分割线的同一层, 或者添加缝合地孔来辅助信号回流。

操作途径是, 于Place菜单之中选取Polygon Pour Cutout, 进而描绘出分割的区域, 之后在于地层之上运用Via Stitching功能极为大量地添加地孔,把孔之间的间距设定成信号频率波长的十分之一以下这一数值, 以此确保地平面的连续性。

此方法的局限性体现为, 要是板子空间极为狭小, 或者频率超出5GHz, 那么分割地平面反倒会招致耦合。其替代方案是径直采用完整地平面, 借由布局来拉开模拟与数字区之间的距离, 而不运用分割！

**Tags:** EMI, PCBLayout, 地环路处理, 走线宽度, 铺铜处理

**Categories:** 技术分享, 技术文档

---