### [新手必看：五款主流EDA工具对比实测与避坑指南](https://www.zxzic.com/article/4040.html)

**Published:** 2026-05-28T01:05:18

**Author:** 智行者IC社区

**Excerpt:** 在本人实际测试Altium Designer 23这款工具时, 在KiCad 7上也进行了实测, 对立创EDA同样做了实测, 并且对Cadence Allegro 17

在本人实际测试Altium Designer 23这款工具时, 在KiCad 7上也进行了实测, 对立创EDA同样做了实测, 并且对Cadence Allegro 17.4以及PADS Pro X.2.7这两款工具都进行了实测, 期间遭遇了无数因库文件不能兼容, 还有导出Gerber的时候出现报错的状况, 只要新手能够依照步骤一步步去操作, 便可以轻松躲开这类极为常见的问题。

## 新手该怎么选入门工具

**步骤1：从最简单的立创EDA开始练手**

开启 LCEDA 专业版, 创建新工程之后, 点击左边菜单栏的“元件库”, 查找“STM32F103C8T6”, 直接拖移至画布。其次点击“布线”按钮, 设定线宽为 10mil, 在电源网络（VCC/GND）上右击选择“属性”, 变更为线宽 30mil。完成全部绘画之后, 点击顶部的菜单, 菜单中有“设计”选项, 点击该选项后, 再点击其中“设计规则检查”, 确认不存在错误以后, 再去点击“导出Gerber”。

有很多人哎, 在导出Gerber的时候碰见“缺少钻孔文件”这种报错情况, 其最根本的缘由就是没有去勾选那个“生成NC Drill文件”。那正确的做法是什么? 首先是在导出窗口勾选好所有的层, 接着, 要在“钻孔数据”那栏去选择“毫米”这个单位, 与此同时还要勾选“生成光绘和钻孔文件”。要是不这么做的话, 工厂就没办法打孔, 板子那可直接就报废了。

**步骤2：KiCad适合预算有限但想学专业流程的用户**

获取KiCad 7.0稳定版进行下载, 开启Eeschema用于绘制原理图, 点击“偏好设置”进而点击“管理符号库”, 装填官方的“Symbols”库。当电路绘制完成后, 点击工具栏里的“生成网表”, 将其保存成.net文件。随后开启Pcbnew, 点击“文件”然后点击“导入网表”, 加载上一步所保存的.net文件, 接着手动去安排元件位置。最终点击“文件”再点击“绘图”, 勾选所有层以输出Gerber。

这是新手要避开的坑, 常见的错误是, 原理图跟PCB的封装名称不一样, 从而导致导入的时候报错, 举例来说, 你原理图如果用了“SOP – 8”, 然而PCB库里只有“SOIC – 8”, 这样一来网表就匹配不上。解决办法是这样, 画原理图期间, 要统一封装封装的封装的命名, 要不然就得手动在封装管理器里头, 把两者给绑定起来的。

**步骤3：Altium Designer适合公司团队协作**

在安装AD23这个操作完成之后, 实施新建包含各种工程的行为, 进行点击针对文档意义上的“文件”选项的动作过程其中的相关操作, 也就是点击“新建”选项, 再点击“原理图”选项, 之后去点击位于右侧区域的具有储存功能的“库”面板, 在这个面板里展开搜索名为“RES”的电阻符号相关内容。接下来要做的操作是双击元件所具备的“Comment”属性, 然后往其中填入数值10k, 之后再次实施设置操作, 这次将Value设置为1%。进行布线操作时, 通过按下Ctrl+W来启动交互式布线模式, 于电源网络的位置上右击, 并从中选择“规则”选项, 接着设置最小线宽为8mil, 同时推荐线宽设置为10mil。

有关新手需避开的各种状况, 不少人在进行布线操作之后, DRC出现报错注明着“Clearance Constraint Violation”, 其缘由在于默认的间距规则显得太过严格。对于该情况的解决办法是, 先点击“设计”, 再点击“规则”, 接着找到“Electrical”, 之后又找“Clearance”, 将最小间距从默认的0.254mm修改成0.15mm, 此间距比较适宜常规工艺, 也可以依据板厂的能力进行更改。要是不做这样的更改, 那么手动布线根本就无法顺利进行。

## 大型项目用Cadence还是PADS

**步骤1：Cadence Allegro适合高速信号设计**

做开启OrCAD Capture CIS去开展原理图绘制之事, 施以点击“Place”进而点选“Part”之操作, 于库中挑选“DDR4”颗粒。待绘制完成之后, 予以点击“Tools”而后点击“Create Netlist”以输出网表。随后开启Allegro PCB Editor用以导入适才所得网表再进行叠层结构设置成4层板, 使其顶层跟底层用于线路走布信号, 中间两层用来铺陈电源以及地。当进行走线操作的时候, 针对差分信号, 朝着右键的方向去选择, 选择“Create Differential Pair”这个选项, 然后进而设置线宽为5mil, 再接着设置间距为10mil。

【新手需防入坑】, 差分对设定完成后, 在进行布线时, 却常常会出现“Phase Tolerance”报错情况。其缘由在于, 软件所默认的相位容差过于严格。解决办法是, 于约束管理器里找到“Electrical Constraints”, 再将“Phase Tolerance”从默认的1ps更改为5ps, 否则只要稍微拐个弯就会报错, 根本就没办法开展工作。

**步骤2：PADS Pro适合中大型项目快速迭代**

开启PADS Pro VX.2.7, 于新建工程之后, 点击“文件”一项后再点击“导入”, 从中挑选OrCAD或者Altium的原理图文件。在完成导入操作之后, 接着点击“设计”紧接着点“规则”, 去设定默认线宽为8mil, 过孔外径是20mil、内径为12mil。随后点击“自动布线”按钮, 于对话框里面勾选“使用当前规则”, 最终点“开始布线”。

新手要避开这样的坑, 一旦自动布线之后, 常常会察觉到电源线被自动布线器弄成了细线, 这其中的缘由是没有单独去设置电源网络规则。正确的办法是这样的, 在进行布线之前, 要在“网络类”当中新建“Power”类, 接着把VCC、GND网络添加进去, 然后单独设置线宽为30mil, 之后再去进行自动布线。不然的话，电源细线会致使压降过大, 进而让板子发热, 甚至还会烧毁呢。

## 高频报错与方案对比

电线的宽的推荐数值是这里得要讲明的是, 是30 mil啦；那现在就来阐述一下其中的那很有不得不说的缘由, 原因在于在有着1盎司铜厚这样的一种状况之下, 这时这个30 mil的走线它能够安全地进行过载, 大概为一个是1 A电流, 与此同时还进而去做到兼顾散热以及工艺方面, 要是过细了就会产生发热的情况, 而过宽呢又会造成对于空间的浪费。

选立创 EDA, 要考虑是学生或小团队在做项目, 并且有着需要快速打样这样的需求情况当中进行思虑分析选取, 则因它是直接关联嘉立创工厂, 导出文件的时候不存在有零兼容问题的状况；选KiCad, 那就要看你是否属于个人爱好者, 同时也具备预算为0这个条件, 它是完全免费的, 而且社区库齐全满足这般情况才可考量做此甄选；在Altium和PADS之间, 如果团队协作且预算充足, 要选择Altium, 它教程众多, 上手起来比较快速, 做复杂多层板, 比如说8层以上多层板这种情况, 要选PADS, 因为它的布线引擎更为稳定。

有报错情况, 即“Unconnected Pin”在Altium里频繁弹出, 其原因在于原理图当中某个元件的引脚没有进行连线, 解决的流程为, 先打开原理图, 接着点击“报告”, 再点击“检查规则”, 之后勾选“Unconnected Pins”, 然后运行检查, 随后找到未连接的引脚, 再右键选择“跳转到”, 最后手动使用导线或者网络标签进行连接。如若引脚自身属于空的情形（好比未曾使用的NC脚那般）, 以右键点击该引脚, 接着选择“属性”, 随后勾选“No Connect”, 此操作就能够将报错予以消除。

前面提到的方法, 适用于常见的2至8层PCB设计, 然而, 要是你正在进行射频或者微波电路设计（频率大于2GHz）, 那么都不建议使用这些工具的自动布线功能, 这是由于高频信号对于阻抗匹配极为敏感。替代的方案是: 进行手动布线, 还要配合ADS或者HFSS来做电磁仿真, 先开展仿真接着才可以出图, 以此避免直接进行Gerber打样之后高频性能达不到标准要求。

**Tags:** AltiumDesigner, EDA工具, KiCad, PCB设计, 新手指南

**Categories:** 技术分享, 技术文档

---